集成电路版图设计报.docxVIP

集成电路版图设计实验报告班级：微电1302班学号：1306090203姓名：李粒完成日期：2015年1月7日实验目的使用EDA工具cadence schematic editor,并进行电路设计与分析，为将来进行课程设计、毕业设计做准备，也为以后从事集成电路设计行业打下基础。实验内容学习使用EDA工具cadence schematic editor，并进行CMOS反相器、与非门电路的设计与分析，切对反相器和与非门进行版图设计并进行DRC验证。实验步骤（一）、cadence schematic editor的使用1、在terminal窗口cd work//work指自己工作的目录icfb 2、出现CIW窗口，点击在CIW视窗上面的工具列ToolsLibrary Manager3、建立新的Library①点击LM视窗上面的工具列FileNewLibrary②产生New Library窗口（在name栏填上Library名称，点击OK）③建立以0.6um.tf为technology file的new library“hwl”4、建立Cell view点击LW视窗的FileNewCell view,按Ok之后，即可建立schematicView点击schematic视窗上面的指令集AddInstance,出现Add Instance窗，再点击Add Instance视窗Browser，选择analoglib中常用元件①选完所选元件后，利用narrow wire将线路连接起来。②加pin.给pin name且要指示input output inout，若有做layout层的话，要表示相同。③点击nmosq,标明model name，width，length同理for pmos.④最后Designcheck and save .若有error则schematicView有闪动。此时可用checkfind maker 来看error的原因。（二）、由schematic产生symbol（以反相器为例）1、打开schematicView 2、点击schematic视窗上面指令集的Designcreate cellviewfrom cellview。（填上库名、单元名、以及 PIN名） 3、点击@art.name，按q键出现属性窗口，把@art.name根据电路的特性改成相应的名字(三)Cadence Layout Editor的使用建立layout view在LM视窗的FileNewCell view，在tool一栏选择Virtuoso，输入相应的名称，然后按OK即可建立Layout view。完成建立后弹出layout view视窗。版图绘制在LSW中，点击active（dg），注意这时LSW顶部显示active字样，说明active层为当前所选层次。然后点击icon menu中的rectangle icon，在vituoso editing窗口中画一个宽为3.6u，长为6u的矩形。这里我们为了定标，必须得用到标尺。点击misc/ruler即可得到。画出栅，在LSW中，点击poly（dg），画矩形。poly超出active区最少0.6um，active区左右包含poly区最少1.5um。为了表明我们画的是pmos管，我们必须在刚才图形的基础上添加一个pselect层，这一层将覆盖整个有源区0.6u。接着，我们还要在整个管子外围画上nwell，它覆盖有源区1.8u。pmos的衬底（nwell）必须连接到vdd。首先，画一个1.2u乘1.2u的active矩形；然后在这个矩形的边上包围一层nselect层（覆盖active0。6u）。最后将nwell的矩形拉长，完成。这样一个pmos的版图就大致完成了。接着我们要给这个管子布线。pmos管必须连接到输入信号源和电源上，因此我们必须在原图基础上布金属线。1．首先我们要完成有源区（源区和漏区）的连接。在源区和漏区上用contact（dg）层分别画三个矩形，尺寸为0.6乘0.6。注意：contact间距为1.5u。2．用metal1（dg）层画两个矩形，他们分别覆盖源区和漏区上的contact，覆盖长度为0.3u。3．为完成衬底连接，我们必须在衬底的有源区中间添加一个contact。这个contact每边都被active覆盖0.3u。4．画用于电源的金属连线，宽度为3u。将其放置在pmos版图的最上方。绘制nmos管的步骤同pmos管基本相同（新建一个名为nmos的cell）。无非是某些参数变化一下。完整非门的绘制及绘制输入、输出新建一个cell（inv）。将上面完成的两个版图拷贝到其中，并以多晶硅为基准将两图对齐。然后，我们可以将任意一个版图的多晶硅延长和另外一个的多晶硅相交。