【2017年整理】模块二：总线与时序.docVIP

模块二：总线与时序（4学时） 内容概要与要点： 1．了解总线配置结构，总线操作，ISA总线，PCI总线，USB串行总线； 2．正确认识总线标准的含义，了解常用总线标准； 3．正确认识两种组态及其时代背景，读懂时序，明确学习总线的意义和作用。 第一讲： 8086/8088的组态和CPU系统组成与最小组态时序 回 顾：8086/8088微型计算机的组成、结构及微机系统的工作过程，微机系统的存储器组织及相关概念。 重点和纲要：8088/8086的组态和CPU系统组成（组态的意义、应用选择）。8086/8088CPU的两种工作模式，8086/8088CPU的外部结构，即引脚信号及其功能。8088\8086的总线和最小模式时序分析。 教学方法、实施步骤 时间分配 教学手段 回 顾 3 板书 计算机 投影仪 多媒体课件等 讲 授 37” × 提 问 2” × 小 结 3” 讲授内容： 一．8086/8088CPU的两种工作模式 为了适应各种使用场合，在设计8088/8086CPU芯片时，就考虑了其应能够使它工作在两种模式下，即最小模式与最大模式。 所谓最小模式，就是系统中只有一个8088/8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8088/8086CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。 最大模式是相对于最小模式而言的，最大模式用在中、大规模的微机应用系统中，在最大模式下，系统中至少包含两个微处理器，其中一个为主处理器，即8086/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作的。 与8088/8086CPU配合工作的协处理器有两类，一类是数值协处理器8087另一类是输入/输出协处理器8089。 2．8086/8088CPU的引脚信号和功能 (1).引言 如图1-12（P15）所示，是8088CPU的外部结构，即引脚信号图，注意：在不同的工作模式下，其中一部分引脚的名称和功能可能不一致。 8088/8086CPU芯片都是双列直插式集成电路芯片，都有40个引脚，其中32个引脚在两种工作模式下的名称和功能是相同的，还有8个引脚在不同的工作模式下，具有不同的名称和功能。下面，我们分别来介绍这些引脚的输入/输出信号及其功能。 图1-12 8086/8088CPU引脚功能 (2).两种模式下，名称和功能相同的32个引脚 VCC、GND：电源、接地引脚(3),8088/8086CPU采用单一的+5V电源，但有两个接地引脚。 AD15—AD0（Address Data Bus）:地址/数据复用信号输入/输出引脚(16),分时输出 低16位地址信号及进行数据信号的输入/输出。 A19/s6—A15/s3（Address Status Bus）:地址/状态复用信号输出引脚(4),分时输出 地址的高4位及状态信息，其中s6为0用以指示8086/8088CPU当前与总线连通；s5 为1表明8086/8088CPU可以响应可屏蔽中断；s4、s3共有四个组态，用以指明当前 使用的段寄存器，如表1-5所示，00—ES，01—SS，10—CS，11—DS。 ④NMI(Non-Maskable Interrupt)、INTR（Interrupt Request）:中断请求信号输入引脚(2)，引入中断源向CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。 ⑤（Read）:读控制输出信号引脚(1)，低电平有效，用以指明要执行一个对内存单元或I/O端口的读操作，具体是读内存单元，还是读I/O端口，取决于控制信号。 ⑥CLK/(Clock）：时钟信号输入引脚(1)，时钟信号的方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为底电平，8088/8088的时钟频率（又称为主频）为4.77MHz，即从该引脚输入的时钟信号的频率为4.77MHz。 ⑦Reset(Reset):复位信号输入引脚(1)，高电平有效。8088/8086CPU要求复位信号至少维持4个时钟周期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标志寄存器、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。 ⑧READY（Ready）:“准备好”状态信号输入引脚(1)，高电平有效，“Ready”输入引脚接收来自于内存单元或I/O端口向CPU发来的“准备好”状态信号，表明内存单元或I/O端口已经准备好进行读写操作。该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。 ⑨ (Test):测试信号输入引脚(1)，低电平有效,TEST信号与WAIT指令结合起来使用，CPU执行WAIT指令后，处