数字电路验证方法.pptVIP

内容 数字电路的可综合设计 Testbench 克服工艺离散性 电阻离散的影响 电容离散的影响 频率离散的校正 模拟IC低功耗设计技术 * 浙大微电子 */42 工艺涨落对IC 性能的影响 * 浙大微电子 */42 工艺涨落对电阻电容值的影响 * 浙大微电子 -15.78% 电阻误差 +15.74% -23.6 % 电容误差 +18% */42 工艺涨落对MOS管的影响 * 浙大微电子 阈值电压Vth：NMOS管偏差 士23%，PMOS管偏差士15% */42 电阻离散的影响 R=T/C 开关电容电路的主要优点: (1)与CMOS工艺的兼容性 (2)可实现时间常数的高精确性 (3)电压的高线性 (4)良好的温度特性 开关电容电路的主要缺点: (1)时钟馈通（MOS管的栅控时钟信号通过Cgs, Cgd影响源漏电压的现象） (2)需要无交叠时钟信号 (3)要求信号带宽比时钟频率小 * 浙大微电子 */42 电容离散的影响 充放电电容 放电开关管 充电开关管 b * 浙大微电子 */42 VDD=5V， Temp=27℃，MOS管在tt工艺角下 右图曲线从上往下分别是电容C在ff，tt，ss工艺角下的振荡频率。 频率偏差为15.24%~ -11.70%。 * 浙大微电子 */42 频率离散的校正 1、修调 芯片设计时增加一定比例的电容或者电阻，流片结束后，根据芯片频率的测试结果选择烧断不同组合的电阻或者电容的连线，使频率趋于一致。 芯片设计时增加一定比例的恒流源MOS管，流片结束后，根据芯片频率的测试结果选择烧断不同组合的MOS管连线，改变恒流源电流大小。 * 浙大微电子 */42 1、修调 充电 放电 增加的修调管与M12并联，流片后通过烧断管子减小充电电流修调频率 修调可以采用fuse 结构烧断相应的连接线来实现，因此需要引出PAD。芯片封装后在PAD上接电源或地烧断fuse。 由于PAD有较大的寄生电容，要充分考虑该寄生电容对原电路的影响。还要考虑未烧断的fuse过细的连接线对正常电流的容量问题。 接PAD * 浙大微电子 */42 PAD寄生电容的影响 * 浙大微电子 */42 频率离散的校正 1、修调 芯片设计时增加一定比例的电容或者电阻，流片结束后，根据芯片频率的测试结果选择烧断不同组合的电阻或者电容的连线，使频率趋于一致。 芯片设计时增加一定比例的恒流源MOS管，流片结束后，根据芯片频率的测试结果选择烧断不同组合的MOS管连线，改变恒流源电流大小。 2、用无电容的振荡结构 * 浙大微电子 */42 Kai Zhu等人在2010年集成电路设计顶级会议VLSI上 提出一种用尾电流控制的仅由MOS管组成的振荡电路。 Kai Zhu et.al, A Sub-1μA Low-Power FSK Modulator for Biomedical Sensor Circuits,2010 IEEE Annual Symposium on VLSI 2、采用无电容的振荡结构 * 浙大微电子 */42 环振电路振荡频率跟偏置电流关系 线性关系 由于尾电流做不到非常之小，所以该电路振荡频率做不到太低 当尾电流被拿掉之后，就是RF常用的普通环振电路 Kai Zhu et.al, A Sub-1μA Low-Power FSK Modulator for Biomedical Sensor Circuits,2010 IEEE Annual Symposium on VLSI * 浙大微电子 */42 FSK振荡电路 利用尾电流跟振荡频率的线性关系，通过改变尾电流大小来得到不同的频率，产生FSK信号。 大家仿真的FSK调制 电路也是来自这篇文章。 * 浙大微电子 */42 内容 数字电路的可综合设计 Testbench 克服工艺离散性 电阻离散的影响 电容离散的影响 频率离散的校正 模拟IC低功耗设计技术 * 浙大微电子 */42 模拟IC低功耗设计有效方法 --亚阈值IC Vin MOS管工作在亚阈值状态: VGS= 0.6 V Vth = 0.68 V Vin Vout 1.2 V 0.6 V Vout 0.6V Vin Vout 数字电路工作区 模拟电路工作区 1 1 0 0 C类反相器 * 浙大微电子 */42 亚阈值区IC 受工艺涨落影响显著 运放 工艺涨落 增益(dB) 单位增益带宽(MHz) 静态功耗(μW) 常规反向器(VDD = 1.8V) ff 28 -5% 　 　 11 % 　 　 585 40% 　 　 78 % 　 　 5490 67%