DSP考试资料.docVIP

1. 什么是DSP 数字信号处理器（DSP）是一种特别适合于进行数字信号处理运算的微处理器，主要用于实时快速实现各种数字信号处理的算法。 2. DSP的主要特点 1）采用改进的哈佛总线结构 改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线 采用流水线机制 利用这种流水线结构，加上执行重复操作，就能保证在单指令周期内完成数字信号处理中用得最多的乘法 - 累加运算 内部集成专用的乘累加单元 为了适应数字信号处理的需要，当前的DSP芯片都配有专用的硬件乘法-累加器，可在一个周期内完成一次乘法和一次累加操作，从而可实现数据的乘法-累加操作。如矩阵运算、FIR和IIR滤波、FFT变换等专用信号的处理。 具有灵活的寻址方式和特殊的指令系统 DSP的分类 按照用途，可将DSP芯片分为通用型和专用型两大类。 按基础特性分类 可分为静态DSP芯片和一致性DSP芯片。 按数据格式 根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP划分为定点DSP和浮点DSP两类。 若数据以定点格式工作的——定点DSP芯片。 若数据以浮点格式工作的——浮点DSP芯片 4. DSP系统组成 一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等组成。 1. C54x简介 TMS320C54x（简称’C54x）是TI公司为实现低功耗、高速实时信号处理而专门设计 C54x总线结构，及各自的功能。 组程序总线PB 主要用来传送取自程序存储器的指令代码和立即操作数。 PB总线既可以将程序空间的操作数据(如系数表)送至数据空间的目标地址中，以实现数据移动，也可以将程序空间的操作数据传送乘法器和加法器中，以便执行乘法-累加操作 组数据总线CB、DB、EB 条数据总线分别与不同功能的内部单元相连接。 如：CPU、程序地址产生逻辑PAGEN、数据地址产生逻辑 DAGEN、片内外设和数据存储器等。 CB和DB用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 组地址总线PAB、CAB、DAB、EAB 用来提供执行指令所需的地址。 3. ’C54x的存储空间结构 C54x共有192K字的存储空间，分成3个相互独立可选择的存储空间，分别是什么？ 程序存储空间：用来存放要执行的指令和指令执行中所需要的系数表(数学用表)； 数据存储空间：用来存放执行指令所需要的数据； I/O存储空间：用来提供与外部存储器映射的接 C54x存储空间的配置有哪几个控制位？ MP/MC、OVLY、DROM MP/MC控制位用来决定程序存储空间是否使用内部存储器。 OVLY控制位用来决定程序存储空间是否使用内部RAM。 CPU包括下列基本部件： ① 40位算术逻辑运算单元ALU； ② 2个40位的累加器A和B； ③ 支持-16~31位移位范围的桶形移位寄存器； ④ 能完成乘法-加法运算的乘法累加器MAC； ⑤ 16位暂存寄存器T； ⑥ 16位转移寄存器TRN； ⑦ 比较、选择、存储单元CSSU； ⑧ 指数译码器； ⑨ CPU状态和控制寄存器。 TMS320C54x的40位桶形移位寄存器主要用于累加器或数据区操作数的定标。它能将输入数据进行0~31位的左移和0~16位的右移。所移动的位数可由ST1中的ASM或被指定的暂存器T决定。 6. 程序地址生成方式 系统复位操作， ’C54x设有复位输入引脚RS，通过RS可对芯片进行复位，使程序从FF80H单元开始执行。 系统中断， 中断向量地址的生成方式。 省电及保持方式， ’C54x有4种省电方式，分别为闲置方式1、闲置方式2、闲置方式3和保持方式。 复位期间，处理器将进行如下操作： ? 使程序计数器PC=FF80H；使扩展程序计数器XPC=0000H； 使中断标志寄存器IFR=0000H； 使数据总线处于高阻状态；控制线均处于无效状态；将地址总线置为FF80H； 使IACK引脚产生中断响应信号；产生同步复位信号，对外围电路初始化； 由外设向CPU传送数据的硬件设备产生 由外设向CPU提取数据的硬件设备产生 由定时器产生 1. 闲置方式1（IDLE1） 在这种方式下，CPU除了时钟外所有的工作都停止。但外设电路可以继续工作，CLKOUT引脚保持有效。 可用IDLE1指令，使CPU进入闲置方式1状态。用唤醒中断来结束CPU的闲置方式1。 2. 闲置方式2（IDLE2） 这种方式可以使片内外设和CPU停止工作，系统功耗有明显减少。可用IDLE2指令进入闲置方式2。 闲置方式3（IDLE3）