第五章存储系统.docVIP

第五章 存储系统 一、教学内容 1．半导体存储器 2．系统内存扩充 3．高速缓冲存储器 4．虚拟存储器 5．PC系列机中的主存储器 二、要求理解和掌握存储器的组成原理及用途、存储器的种类及其性能指标、从逻辑地址——线性地址——物理地址的转换原理及过程。 三、重点掌握存储器与CPU的（三总线的连接）接口、存储器的读写时序和存储器的读写操作原理。 四、难点在于对内存储器管理的原理、概念的理解。 五、本章分为3讲，每讲2学时。 第一讲 存储器是用来存放程序和数据，是冯诺依曼结构计算机的重要组成部分。 存储器系统的设计目标： 尽可能快的存取速度； 尽可能大的存储容量； 尽可能低的单位成本（价格/位）； 三级存储体系结构：内存(主存储器或主存) / 外存(辅助存储器或辅存) 1）主存（内存） 主要存放CPU当前要使用的程序和数据。 2) 辅存（外存） 存放大量的后备程序和数据。 3) 高速缓存（Cache） 存放CPU在当前一段时间内多次使用的程序和数据。 半导体存储器 1）存储器的分类 ① 按存储介质分类 半导体存储器 / 磁存储器 / 光存储器 ② 按存储器的存取方式分类 只读存储器 / 随机存取存储器 / 顺序存取存储器 / 直接存取存储器 ③ 按存储信息的可保存性分类 易失性存储器 / 非易失性存储器 2）存储器的主要性能指标 微型计算机系统存储器的性能指标很多，如存储容量、存取速度、存储器的可靠性、功耗、价格、性能价格比及电源种类等，最重要的性能指标是存储容量和存取速度。 ① 存储器容量 是指一块存储器芯片所能存储的二进制总位数。常用字节数或单元数×位数 两种方法来描述。 字节数 若主存按字节编址，即每个存储单元有8位。 1KB=1024B 1MB=1KB×1KB=1024×1024B 单元数×位数 若主存按字编址，即每个存储单元存放一个字，字长超过8位。 例如：机器字长32位，其存储容量为4MB，若按字编址，那么它的存储容量可表示为1MW。 ② 存取时间 存取时间（访问时间）：是指从启动一次存储器操作到完成该操作所经历的时间。 存取周期：又称读写周期或访问周期，连续启动两次独立的存储器操作所需的最短时间间隔。 3）半导体存储器 4）随机存取存储器 RAM ① 静态RAM（SRAM） SRAM ：依靠双稳态电路内部交叉反馈的机制存储信息。 特点 ： 不断电信息可以长时间保存，不需要刷新，外围电路简单。 功耗大，速度快。作Cache SRAM的基本存储电路 SRAM的结构 存储体：用来存储信息，它由静态MOS存储元组成，采用二维矩阵的连接方式。假定X方向有M根选择线，Y方向有N根选择线，则存储矩阵为M×N，在每个X、Y选择线的交叉点有一个存储元。 地址译码器：作用是根据输入的地址选择所要访问的存储单元。设计方案有两种：单译码、双译码。 典型SRAM芯片 ② 动态RAM（DRAM） 单管DRAM基本存储电路 DRAM的刷新方式 周期性地对动态存储器进行读出、放大、再写回 典型DRAM芯片 2． 系统内存扩充 在微型计算机中，CPU对存储器进行读/写操作，首先要由地址总线给出地址信号，然后要发出存储器读/写控制信号，最后才能在数据总线上进行信息交换。所以,存储器与CPU的连接，主要是地址线的连接、数据线的连接和存储器读或写控制线的连接。 地址线与存储单元间的关系是：存储单元 = 2X (x为地址线数） 即每增加1根地址线，其中所含的存储单元数就在原基础上翻一倍。 1）位扩展(扩展字长） 对字长进行扩充（当所用存储芯片中每个单元的位数小于CPU字长时，就采用位扩展）。 方法：将各芯片地址端、读写控制端、片选信号端（CS）并联，数据端分别引出。 例：用64k×1位芯片组成64k×8位的存储器。 解：假定CPU的字长为8位，则需要8片64k×1位芯片并联使用。 有64k个存储单元，需地址线16根，A15-A0。 2）字扩展(当位满足，而字不够时） 当所用存储芯片中每个单元的位数与CPU相同时，如果所要求的存储容量大于一片芯片的存储容量，就采用字扩展法。 方法：各芯片地址线、数据线、读写控制线并联，扩展后的地址端通过译码器电路接各芯片CS端。 例：用16k×8位芯片组成64k×8位的存储器。 解：假定CPU的字长为8位。一片16k×8位芯片，有地址线14根，A13-A0 为片内地址。组成64k×8位的存储器，地址线16根，即A15-A0,需16k×8位芯片4片。扩展的地址线A15-A14与2-4译码器的两个输入端相连，输出端与4个芯片的cs信号端相连。 3）字、位扩展 第二讲 高速缓冲存储器(