有限状态机进行时序逻辑.docVIP

下载本文档

4
0
约5.03千字
约 5页
2017-02-14 发布于江苏
举报
版权申诉

有限状态机进行时序逻辑.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

有限状态机进行时序逻辑

看北航夏宇闻老师写的《verilog 数字系统设计教程》中利用有限状态机进行时序逻辑的设计一个练习，发觉状态机的设计优点问题。检测的目标序列是 10010，原代码是这样设计的。原文的设计程序-----------------------------------------------------------------------------------------------------------------------module test(clock,reset,signalin,signalout);??? input clock,signalin,reset;??? output signalout;??? reg [2:0] state;??????? parameter???? ??? idle = 3d0,??? ??? a = 3d1,??? ??? b = 3d2,??? ??? c = 3d3,??? ??? d = 3d4,??? ??? e = 3d5,??? ??? f = 3d6,??? ??? g = 3d7;??????? assign signalout = (state == e signalin == 0)?1:0;??????? always@(posedge clock)??? ??? if(!reset)??? ??? ??? begin??? ??? ??? ??? state = idle;??? ??? ??? end??? ??? else??? ??? ??? begin??? ??? ??? ??? casex(state)??? ??? ??? ??? ??? idle:??? ??? ??? ??? ??? ??? begin??? ??? ??? ??? ??? ??? ??? if(signalin == 1)??? ??? ??? ??? ??? ??? ??? ??? state = a;??? ??? ??? ??? ??? ??? ??? else??? ??? ??? ??? ??? ??? ??? ??? state = idle;??? ??? ??? ??? ??? ??? end??? ??? ??? ??? ??? a:??? ??? ??? ??? ??? ??? begin??? ??? ??? ??? ??? ??? ??? if(signalin == 0)??? ??? ??? ??? ??? ??? ??? ??? state = b;??? ??? ??? ??? ??? ??? ??? else??? ??? ??? ??? ??? ??? ??? ??? state = a;??? ??? ??? ??? ??? ??? end??? ??? ??? ??? ??? b:??? ??? ??? ??? ??? ??? begin??? ??? ??? ??? ??? ??? ??? if(signalin == 0)??? ??? ??? ??? ??? ??? ??? ??? state = c;??? ??? ??? ??? ??? ??? ??? else??? ??? ??? ??? ??? ??? ??? ??? state = f;??? ??? ??? ??? ??? ??? end??? ??? ??? ??? ??? c:??? ??? ??? ??? ??? ??? begin??? ??? ??? ??? ??? ??? ??? if(signalin == 1)??? ??? ??? ??? ??? ??? ??? ??? state = d;??? ??? ??? ??? ??? ??? ??? else??? ??? ??? ??? ??? ??? ??? ??? state = g;??? ??? ??? ??? ??? ??? end??? ??? ??? ??? ??? d:??? ??? ??? ??? ??? ??? begin??? ??? ??? ??? ??? ??? ??? if(signalin == 0)??? ??? ??? ??? ??? ??? ??? ??? state = e;??? ??? ??? ??? ??? ??? ??? else??? ??? ??? ??? ??? ??? ??? ??? state = a;??? ??? ??? ??? ??? ??? end??? ??? ??? ??? ??? e:??? ???