第5章存储器讲解.pptVIP

（2）确定芯片用的地址线 由于62256内有32K（215）个存储单元，所以其地址线为15条，与CPU的低15位地址线（A14~A0）连接。 （3）确定片选方法 由于只采用1片存储器芯片，所以片选信号采用线选法实现，接线简单。片选信号由CPU的高位地址（存储器芯片不用的地址线）提供，在本例中，已知CPU提供16条地址线， 62256芯片占用了低15位地址线（A14~A0），可选用A15作为片选线。 （4）画出逻辑原理图 （5）计算存储器的地址空间：A15为0时选中62256芯片，所以存储器的地址空间是0000H~7FFFH 62256 32K×8b A15 CE A14 A0 … D7 D0 … WE OE WR RD 方法二、6264 SRAM芯片实现 （1）选择芯片种类和数量 6264 SRAM芯片容量为8K×8b，需要芯片的数量为4。 （2）确定芯片用的地址线 由于6264内有8K（213）个存储单元，所以有13根地址线，与CPU的低13位地址线（A12~A0）连接。 （3）确定片选方法 采用译码法实现，因采用4片存储器芯片，可以选择2-4译码器。片外地址线A14、A13作为译码器的输入，A15作为译码器的使能ST输入（低电平有效），译码器的4个输出端分别接4片6264芯片的片选线（低电平有效）。 4片存储器芯片共用读/写控制线。据此分析可以画出逻辑连线图 （4）画出逻辑图: 4片6264 SRAM芯片与CPU连接图 （5）计算每片6264芯片的地址空间：结果见下表 表5-6 图5-21中每片6264芯片占据的地址范围 器件编号 A15 A14 A13 CS0 CS1 CS2 CS3 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 占据地址 存储器（1） 0 0 0 0 1 1 1 0000000000000 ～ 1111111111111 0000～1FFFH 存储器（2） 0 0 1 1 0 1 1 0000000000000 ～ 1111111111111 2000～3FFFH 存储器（3） 0 1 0 1 1 0 1 0000000000000 ～ 1111111111111 4000～5FFFH 存储器（4） 0 1 1 1 1 1 0 0000000000000 ～ 1111111111111 6000～7FFFH 例5.4 存储器与8088 CPU的连接，该存储器由4片2764 EPROM芯片组成 32KB的ROM区，4片6264 SRAM芯片组成32KB的RAM区。设计该存储 器子系统，计算各存储器芯片的地址空间。 设计存储器子系统如图5-20所示: 数据线的连接： 2764和6264都为8K×8位存储器芯片，两者都有8条 数据线，可直接同8088CPU的8位数据线D0~~D7相连。 （2）地址线的连接 ：2764和6264都为8K×8位存储器芯片，有13条片 内地址线A0~~A12, 可直接和8088CPU的地址线A0~~A12相连； （3）片选方法：采用译码法实现，因采用8片存储器芯片，可选择3-8译 码器74LS138，8088的3条片外地址线A13~A15 接74LS138的3个输入端 A、B、C；8088 的片外地址线A16~A18经过与非门接74LS138的使能端 G2A （低电平有效）;片外地址线A19接使能端G1（高电平有效）。 74LS138的8个输出端Y0~Y8分别作为8片存储器的片选信号。 （4）CPU的存储器读写控制信号分别与每个存储器芯片的读写控制信 号线连接，以实现对存储器的读写操作。 按照上述分析 ，所设计存储器子系统如图5-20所示: 图5-20 存储器与8088CPU的连接 A18 A16 CE OE EPROM (1) CE OE EPROM (2) CE OE EPROM (3) CE OE EPROM (4) D7~D0 A12~A0 ≥1 RD WR IO/M A13 A14 A15 A19 A B C 74LS138 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 SRAM(1) CS OE WE SRAM(2) CS OE WE SRAM(3) CS OE WE A17 SRAM(4) CS OE WE 芯片编号 A19 A18A17A16 A15A14A13 A12 A11 ~~A0 地址范围 EPROM1 1 111 000 0000000000000~ 1111111111111 F0000H~ F1FFFH EPROM2 1 111 001 0000000000000~ 1111111