PGMII常用逻辑介绍【DOC精选】.doc

常用逻辑说明 一、And (与门) 信号 任意数目的数字输入信号: i1 到 iN 一个数字输出信号: out 描述 当所有的数字输入信号i1 到 iN同时都为高电平，那么 AND 元素输出一高电平的数字信号out，否则输出一个低电平的数字信号out。 AND元素可以用以下的真值表来表示：高电平用1（真）表示，低电平用0（假）表示 i1 ??????i2 ?? out 0 ????????0 0 0 ????????1 0 1 ???????0 0 1 ???????1 1 二、OR(或门) 信号 任意多的数字输入信号: i1 到 iN 一个数字输出信号: out 描述 如果OR元素有一个或多于一个的输入信号为高电平，那么就输出一个高电平信号，如果所有的输入信号都为低电平，那么就输出低电平信号。 OR元素可以用以下的真值表来表示：高电平用1（真）表示，低电平用0（假）表示。 i1 ??????i2 ?? out 0 ?? ??????0 0 0 ? ???????1 1 1 ??? ????0 1 1 ??? ????1 1 BUFFER 信号 一个数字输入信号: enable 任意多的数字输入信号: i1 到 iN 对应每一个输入信号的数字信号输出: o1 到 oN 描述 只要输入信号enable和输入信号iN为高电平，那么和它相对应的输出信号oN也为高电平。每一个输入对应有一个输出，每个输入/输出对之间是相对独立的。因此Buffer 信号有时被认为是一个复合AND信号，每一个输入信号与enable相“与〈AND〉”来决定其相对应的输出信号的。 尽管一个数字信号一般只能有一个驱动源，但是Buffer 的输出信号是一个例外。也就是说这个输出信号由一个Buffer或一个被按下的Button（或其它系统输入）所驱动的Buffer来决定。因此一个独立的Buffer能触发多个事件，而多个Buffer能使同一组button控制不同的设备。在一些应用中，Mutual Locking元素的输出信号通常被用在Buffer的输入信号enable上。Mutual Locking将确定在同一时刻将只能有一个Buffer 被激活。 Buffer元素的输出仅仅与其它Buffer的输出有关联，而与其它逻辑元素的输出无关。不同系统的输入，例如触摸屏或手持发射器上的按键，也能决定Buffer的输出。当多个输出相同时，Buffer元素的功能将和Transition Gate元素相同。 四、Mutual Locking （互锁） 信号 两个可选的数字输入信号: clear 和 set all 任意多的数字输入信号: i1 到 iN 对应每一个数字输入的数字输出信号: o1 到 oN 描述 在输入信号的上升沿，Mutual Locking元素输出一个高电平信号并且锁住，并使其他输出信号为低电平。每一个输入信号都有一个对应的输出信号，每一组输入/输出相对独立的。 Mutual Locking 元素记忆了最后输入高电平的状态，因而不管在输入如何改变输出将保持高电平。另外，所有的输出是能突变的，这意味着前一个被激活的输出在下一个输出为高电平前变为低电平。这个逻辑在许多应用程序是非常便利的，特别是当互锁用于多个Buffer元素的enable 输入时。（突变的特性确保在同一时间内只有1个Buffer可以被激活） 可选输入信号clear为高电平时将使所有的输出为低电平。可选输入信号set all 将使所有的输出同时为高电平（这在所有的输出都能同时为高电平时）。这对某些实际应用是非常有用的，例如用Analog, Digital, 或 Serial Storage元素初始化内存。 五、Bistable Trigger（双稳态） 信号 一个数字输入信号: clock 两个可选的数字输入信号: set 和 reset 一个数字输出信号: out 一个可选的数字输出信号: out* (和out相反) 描述 在输入信号clock的每一个上升沿Bistable Trigger将锁定输出信号为高电平或低电平在输入信号clock的每一个上升沿。 可选输入信号 set和reset的作用和Set/Reset Register 元素中的输入信号set和reset相同，当输入信号set为高电平时 强迫输出为高电平信号，当输入信号reset为高电平时强迫输出为低电平。 输出信号out和可选的输出信号out*是不能突变的，这意味着当输出信号out的状态改变时，输出信号out和out*将在改变的瞬间有相同的值。 六、Delay Timer 信号/参数： 1个数字输入：trig 1个可选数字输入：reset 任意数目的数字输出：o1 到 oN