8双极型晶体管范例.ppt

矿石收音机 晶体管作二极管，发射结齐纳二极管、肖特基二极管。 1. 晶体管作为二极管连接 二极管连接形式的晶体管通常采用CBE 结构而不是CEB 结构。 可以作为简单的基准电压源。1uA/um2，25°C 时，发射结的正向导通电压大约为0.65V。 反偏二极管导通电流非常小，但电压超过击穿电压后，二极管电流指数增加 击穿电压小于6V ，主要依据隧穿效应导电的二极管叫做齐纳二极管。 齐纳二极管具有非常低的温度系数，可用于作为温度不敏感的基准电压源。 击穿电压超过6V的二极管通常叫做雪崩二极管。 发射结齐纳二极管的发射区通常为圆形或椭圆形。采用圆形是为了防止发射区拐角处的电场增强。 肖特基二极管是利用导体和半导体之间的整流肖特基势垒形成的。 生成的二极管的正向导通电压取决于导体成分和硅的类型。 功率二极管耐高反压，大正向电流以及较大功耗。其版图和剖面图如下。 N 阱CMOS 工艺可以使用P注入/N 阱结或者N注入/P 型外延层结制作齐纳二极管。 N注入/P衬底二极管，二极管一端接衬底 下图显示了典型的P注入/N 阱齐纳二极管的版图。 产生寄生的PNP晶体管 CMOS 工艺中贵金属硅化物和N 阱之间形成的典型肖特基二极管如下图。沟槽穿过接触孔确保了接触在薄氧化层上。 下图是一个NPN 晶体管的简化模型，二极管D1 代表晶体管的发射结、电流控制电流源I1 代表通过反偏集电结的少子电流。 电流增益是βF。端电流有如下关系：IC=βF*IB。 晶体管处于正常放大区时，集电极电流IC，发射结电压VBE，发射极饱和电流IS，热电压VT 之间有如下关系： 发射极饱和电流 由很多因素决定，包括基区和发射区扩散的杂质分布以及发射结的有效结面积。 热电压VT 与绝对温度线性相关，在298K（25°C）时为26mV。 发射结电压表现为负温度系数，约为-2mV/°C。 β值受集电极电流的影响变化很大。 标准双极型工艺制造的小信号NPN 管和横向PNP 管的典型β曲线。 发射结和集电结的击穿决定了一个双极型晶体管的最大工作电压。重要的三种击穿电压为VEBO，VCBO，VCEO 等。 双极型晶体管工作于相对较高的温度时容易产生一种失效机制，称之为热击穿。 随着晶体管逐渐变热，晶体管内稳定的电流流动区域会逐渐变小，直到所有电流都流过一个很小的温度很高的区域，称为热点。 存在稳定热点的晶体管经常会在关断时自毁。失效经常发生在电压远小晶体管所标VCEO 的情况下。主要是因为集电结的雪崩效应产生的。 热击穿和二次击穿通过限制晶体管的工作条件来避免。 当NPN 晶体管的发射结和集电结都处于正偏时就会进入饱和工作状态。然而饱和状态也会带来很多问题。 1） 当NPN 管处于饱和状态且集电极正偏时，寄生PNP 管导通，并向衬底转移过量的基极驱动。 2） 饱和NPN 管还可以提供不希望的衬底电流。 3） 饱和也会引起一种称为电流翘曲的失效机制。 寄生的PNP 管QP1 代表不希望出现的注入到衬底的空穴流。寄生的PNP 管QP2 代表 饱和状态时横向流过隔离区侧壁的空穴流。 1） 集电结电容CBC 和集电区-衬底结电容CCS 限制了晶体管的工作频率。 2） 二极管DBE，DBC，DCS 的雪崩击穿电压限定了晶体管的工作电压。 3） RE，RB，RC 分别代 表发射区、基区和集电 区扩散形成的集成电阻 1.模拟 CMOS 工艺，NPN，PNP性能很差 2 功率BICMOS工艺，DMOS，耐压高，速度慢 3 高速BICMOS工艺，速度快，耐压低，多晶硅发射极，SiGe技术 标准双极型NPN 晶体管的关键特征 发射区重掺杂磷，基区杂质精确控制， 集电极包括N型外延层，N+掩埋层，深N+侧阱降低电阻 轻掺杂的漂移区可以提高VCEO， NBL提供低阻通路 小信号NPN 晶体管通常采用正方形或者矩形的发射区。 大多数小尺寸晶体管都采用正方形或者矩形发射区，这样既能充分利用面积，又可保持大的面积-周长比，更大的发射区会更加深入基区，从而减小中性基区的宽度。 为了使发射极电阻降到最小，发射区接触孔应尽可能的多覆盖发射区。 为了节省面积，通常只在发射区的一侧形成基区接触孔，从而减小基极电阻。 标准双极工艺不能制造完全隔离的纵向PNP 晶体管。 标准双极工艺提供了一种纵向晶体管，称为衬底PNP 晶体管。如下图： 尽管标准双极工艺不能制造完全隔离的纵向PNP 管，但是却提供了隔离的横向PNP 管。 1） 中心的塞子状的基区扩散区是晶体管的发射区，周围环状的基区扩散区是集电区。 2） 场板阻止了由于电荷分散或与邻近集电区间电场的相互作用而引起的表面反型或堆积。 一种分裂集电极横向PNP 管 N 阱相对较浅的结深限制了CDI NPN 晶体管的工作电压通常