- 1、本文档共20页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
sopc实验报告【DOC精选】
武汉工业学院
数学与计算机学院
SOPC技术
姓 名:
班级
学 号:
任课教师
实验1、Hello World实验
1、1实验目的
学习基于Nios II软核处理器的设计流程
1、2实验环境
PC机、Quartus II 10.0、Nios II IDE 10.0、开发板DE2-115
1、3实验内容
按照书上介绍的方法和流程,完成Hello World实验,包括Nios II软核处理器系统的产生、编译、综合、Nios II IDE工程创建、C语言源文件的编辑及编译、配置目标FPGA器件、下载观察实验结果
1、4实验步骤
之前选定的是八段电子管的实验,因为难度过大,改为了实验 hello world
Stept1、启动Quartus II 10.0,如图1-1所示
图1-1
Stept2、建立工作库目标文件夹以便设计工程项目的存储
(1)单击File/New Project Wizard,弹出“工程设置”对话框,新建工程如图1-2所示
图1-2
第1行的E:/hello表示工程所在的工作库文件夹,第2行表示工程的工程名,此工程名可以去取任何其它的名,也可以用顶层文件的实体名作为工程名;第3行表示当前工程顶层文件的实体名,此处为hello,也可单击对话框右侧的“…”选择输入
(2)加入设计文件
单击Next按钮,在弹出对话框中单击File栏中的“…”,此处不需要添加设计文件,所以此处只需要单击Next按钮即可,如图1-3所示
图1-3
(3)选择目标芯片
这时弹出选择目标芯片的窗口,首先在Family栏选择目标芯片系列,在此选择Cyclone系列,选择此系列的具体芯片EP4CE115F29C7,如图1-4所示
图1-4
(4)选择仿真器和综合器。单击图1-4中Next按钮,可从弹出的窗口中选择仿真器和综合器类型,如果都选None,表示选Quartus II中自带的仿真器和综合器
(5)单击Next按钮后进入下一步。弹出“工程设置统计”窗口,如图1-5所示
图1-5
(6)结束设置
最后单击Finish按钮,即表示已设定好此工程,并出现如图1-6所示界面
图1-6
(7)配置没有用的的引脚
在图1-6所示界面下选择Assignments-Device,出现界面后单击Device and Pins Options,出现如图1-7所示,选项unused pins为As input tri-stated.如图1-7所示,再单击OK
图1-7
Stept3、创建Nios II软核处理器系统
(1)选择Tools—SopcBuilder后,SopcBuilde弹出对话框,填入System Name,如nios2_small,HDL Language选择VHDL,最后单击OK,如图1-8所示
图1-8
(2)选择Target为Cylone IV E,Clock Frequency为50MHZ,如图1-9所示
图1-9
(3)配置Nios II 软核处理器系统
在图1-9所示的Nios II 软核处理器系统配置窗口的“System Contents”选项卡中,双击左侧Processors下的Nios II Processor,弹出Core Nios II配置选项卡,如图1-10所示
图1-10
Nios II 软核处理器有3中类型:经济型内核“Nios II/e”、标准型内核“Nios II/s”和快速型内核“Nios II/f”。如图1-10所示,不同类型的处理器内核具有不同的功能和技术指标,当然在获得强功能和高技术指标的同时也需要付出较多的逻辑资源,同时使用过程也变得复杂。这里鉴于测试Hello World实验比较简单,系统工作速度不需要很高,因此选择经济型内核“Nios II/e”。此时复位矢量“Reset Vector”和异常矢量“Exception Vector”无效,必须在指向的存储器及地址在完成存储器配置之后才能设置。
配置一个最简单的Nios II 软核处理器还需要设置“JTAG Debug Module”选项卡的内容,如图1-11所示,在经济型内核“Nios II/e”的情况下,处理器只支持“Level 1”级的JTAG调试模块。其它选项可以不做任何处理即可。
您可能关注的文档
- signalmonitor信令跟踪【DOC精选】.doc
- Signal Processing Image Communication A software framework for model predictive control with GenOpt【DOC精选】.doc
- Signal Processing First【DOC精选】.doc
- signal处理函数【DOC精选】.doc
- signal试题--答案【DOC精选】.doc
- signaltap使用指南【DOC精选】.doc
- signal试题-(答案)【DOC精选】.doc
- signal试题-【DOC精选】.doc
- Significance of studies of stylistics and rhetoric【DOC精选】.doc
- signat tap使用【DOC精选】.doc
文档评论(0)