VerilogHDL语言初步.pptVIP

P.* 例：调用门元件实现4选一数据选择器。 module mux4_1a(out,in1,in2,in3,in4,cntrl1,cntrl2); output out; input in1,in2,in3,in4,cntrl1,cntrl2; wire notcntrl1,notcntrl2,w,x,y,z; not (notcntrl1,cntrl2), (notcntrl2,cntrl2); P.* and (w,in1,notcntrl1,notcntrl2), (x,in2,notcntrl1,cntrl2), (y,in3,cntrl1,notcntrl2), (z,in4,cntrl1,cntrl2); or (out,w,x,y,z); endmodule 二. 行为描述 P.* 行为描述的目标不是对电路的具体硬件结构进行说明，仅从电路的行为和功能的角度来描述某一电路模块。 对设计者来说，采用的描述级别越高，设计越容易。所以从容易设计的角度，在电路设计中，除非一些关键路径的设计采用结构描述外，一般更多地采用行为描述方式。 P.* 例：用case语句实现4选一数据选择器。 module mux4_1b(out,in1,in2,in3,in4,cntrl1,cntrl2); output out; input in