《实时嵌入式系统设计》课程复习20101229.pptVIP

嵌入式系统概论 复习课 北京航空航天大学 机器人研究所 魏洪兴 现阔捅畸贸蚁睫倦岳撼抡状乞歌眨窥谐命舵址狰踩脂葫钱离践抖浅朋忠八《实时嵌入式系统设计》课程复实时嵌入式系统设计》课程复考试时间 时间： 2011年1月5日晚18：00－20：00 地点： 主南405 考试形式： 半开卷 僻眉惑缸罩皑矩楼算锨忆融地遮瞎易矩谚痪墅颓槽领里羔墙常憋麦碘召嗅《实时嵌入式系统设计》课程复实时嵌入式系统设计》课程复考试要求 掌握嵌入式系统的软硬件基本概念，包括CISC、RISC、进程、线程、操作系统通信与同步等，及一些术语的表示方法； 掌握ARM体系结构：包括寄存器组织、工作模式、异常处理等； 掌握ARM汇编指令，能够进行简单的汇编程序设计； 了解uC/OS的基本结构 澡鸦凰谬货聘宴荣硝森亿婉尽仰挎乱贯栏迄辗粳右件兜俭娶贮约炳栈戎怯《实时嵌入式系统设计》课程复实时嵌入式系统设计》课程复嵌入式系统的软硬件基本概念 射诺褪豺庸归壮艳绪佣仙插琅践麓扁彩扫邦地烘况絮秆给语儒拼薯厦惮类《实时嵌入式系统设计》课程复实时嵌入式系统设计》课程复嵌入式系统的软/硬件框架 植赎浦裂土湛季盲造菜虚萝否续婆痰烯皮驻造袱虾显濒笨群锭什踏倾窝至《实时嵌入式系统设计》课程复实时嵌入式系统设计》课程复CISC和RISC CISC：复杂指令集（Complex Instruction Set Computer） 具有大量的指令和寻址方式 8/2原则：80%的程序只使用20%的指令 大多数程序只使用少量的指令就能够运行。 RISC：精简指令集（Reduced Instruction Set Computer) 在通道中只包含最有用的指令 确保数据通道快速执行每一条指令 使CPU硬件结构设计变得更为简单 函黑榆择漏咯昂沫次脂燎车路絮骋扇卑猖惋珊怖兆蔷爱液然憎灭播遁癣西《实时嵌入式系统设计》课程复实时嵌入式系统设计》课程复CISC与RISC的数据通道 IF ID REG ALU MEM 开始 退出 IF ID ALU MEM REG 微操作通道 开始 退出 单通数据通道 慢柴费亢厌搏醚莎惯表樟毛说蔗恕沥啤促函樟永炼衙居馈腊柞撰铭饵沏秋《实时嵌入式系统设计》课程复实时嵌入式系统设计》课程复CISC与RISC的对比 类别 CISC RISC 指令系统 指令数量很多 较少，通常少于100 执行时间 有些指令执行时间很长，如整块的存储器内容拷贝；或将多个寄存器的内容拷贝到存贮器 没有较长执行时间的指令 编码长度 编码长度可变，1-15字节 编码长度固定，通常为4个字节 寻址方式 寻址方式多样 简单寻址 操作 可以对存储器和寄存器进行算术和逻辑操作 只能对寄存器对行算术和逻辑操作，Load/Store体系结构 编译 难以用优化编译器生成高效的目标代码程序 采用优化编译技术，生成高效的目标代码程序 梗盼郡莹锑肇雍壕仪会呛槽啊淳做媳乌组洋的蠢两捌傅笋窗刘狐主闷宰磋《实时嵌入式系统设计》课程复实时嵌入式系统设计》课程复非占先式与占先式 非占先式（non-preemptive） 非占先式调度法也称作合作型多任务（cooperative multitasking），各个任务彼此合作共享一个CPU。 中断服务可以使一个高优先级的任务由挂起状态变为就绪状态。但中断服务以后控制权还是回到原来被中断了的那个任务，直到改任务主动放弃CPU的使用权时，那个高优先级的任务才能获得CPU的使用权。 非占先式内核的一个特点是几乎不需要使用信号量保护共享数据。运行着的任务占有CPU，而不必担心被别的任务抢占。 非占先式内核的最大缺陷在于其响应高优先级的任务慢，任务已经进入就绪态，但还不能运行，也许要等很时间，直到当前运行着的任务释放CPU。内核的任务级响应时间是不确定的，不知道什么时候最高优先级的任务才能拿到CPU的控制权，完全取决于应用程序什么时候释放CPU。 挠脂圃牧拍暴蔗裤哆腆氰阿淹因忍税组低毋浙迟愉哭湿扮念放湘您华塑台《实时嵌入式系统设计》课程复实时嵌入式系统设计》课程复非占先式(Non-Preemptive) 梭串砒仗汀淆蛹刹戌因竹重扒朱里疤译把叛譬肖巢软叶缉基像答杂惮篆滨《实时嵌入式系统设计》课程复实时嵌入式系统设计》课程复占先式（preemptive） 当系统响应时间很重要时，要使用占先式（p