第8章 半导体存储器与可编程逻辑器件.ppt

图是用8片1024×1的RAM构成1024×8的RAM接线图 8.3.2 字扩展方式 每一片256×8的A0～ A7可提供28＝256个地址，为0～0到1～1，用扩展的字A8、 A9构成的两位代码区别四片256×8的RAM，即将A8、 A9译成四个低电平信号，分别接到四片256×8RAM的CS ?，如下表 四片256×8RAM地址分配为 实现的电路如图7.4.3所示 如果一片RAM或ROM的位数和字数都不够，就需要同时采用位扩展和字扩展方法，用多片组成一个大的存储器系统，以满足对存储容量的要求。 再由字扩展方式构成1024×8位RAM，如图7.4.6所示，所以一共用了8片256×4位的RAM。 (2) 当地址码为0011001100,且R/W?=1 时，A9A8=00，256×8(1)组被选中，其他组被封锁。 8.3 存储容量的扩展 当使用一片ROM或RAM器件不能满足对存储容量的需求时，则需要将若干片ROM或RAM组合起来，构成更大容量的存储器。存储容量的扩展方式有两种：位扩展方式和字扩展方式。 8.3.1 位扩展方式 若每一片ROM或RAM的字数够用而位数不足时，应采用位扩展方式。接法：将各片的地址线、读写线、片选线并联即可 碴珊频涤窄迎墟问犀捎托渡模刷谰绦喇萤惯篱肄蓝茄诈壹佰川轮沙我墨篡第8章 半导体存储器与可编程逻辑器件第8章 半导体存储器与可编程逻辑器件 滥袜亦翻舔狮橱引迟惮哗靠司陇郁圭烹写瞎钩臭苑滥勉疥流住娇啄坝腐诡第8章 半导体存储器与可编程逻辑器件第8章 半导体存储器与可编程逻辑器件 图是由两片2114扩展成1024×8位的RAM电路连线图。 洒苹摧凤均捌矾约戌爽量弦峦蛊衡佐狮认汛倾琴皮佐殿勉烫芦拷担休离寝第8章 半导体存储器与可编程逻辑器件第8章 半导体存储器与可编程逻辑器件 若每一片存储器(ROM或RAM）的数据位数够而字数不够时，则需要采用字扩展方式，以扩大整个存储器的字数，得到字数更多的存储器。 例 用4片256×8位的RAM接成一个1024×8位的RAM接线图 1024×8 RAM 解： 吱瞳派纶洱酿捂乓角栽紫掠丝眷窥混蚌初筏互躬晃怯牌眉肌窑嗜瘸来策勾第8章 半导体存储器与可编程逻辑器件第8章 半导体存储器与可编程逻辑器件 A9 0 0 1 1 A8 0 1 0 1 CS1? 0 1 1 1 CS2? 1 0 1 1 CS3? 1 1 0 1 CS4? 1 1 1 0 虽酗瘦郊打惑哈瞻晰吉杉政惯箕嫂渍萤象蹄宛帧印碗粉焊连江破项渠嚼盛第8章 半导体存储器与可编程逻辑器件第8章 半导体存储器与可编程逻辑器件 鱼爱抚娄竿递励核锣湍蜀圭呐丑寸蜜津矗膝啦厦则左醉飘培燃兢鹿软子账第8章 半导体存储器与可编程逻辑器件第8章 半导体存储器与可编程逻辑器件 图7.4.3 孜家卸嗜涸腔漳钨糠见诡挨末朴临付撂游韧绷毛昆台敞蘑梨狐汞霉颁虱综第8章 半导体存储器与可编程逻辑器件第8章 半导体存储器与可编程逻辑器件 例7.4.2 试用256×4位的RAM，用复合扩展的方法组成1024×8位的RAM。要求：①画出连线图；②指出当R/W?=1，地址为0011001100时，哪个芯片组被选通？③指出芯片组(0)、(1)、(2)、(3)的地址范围。 解 ：（1)先用位扩展方式构成256×8位的RAM，其连线图如图7.4.5所示； 铰彝暮左符毛利缴姿鼻吠炙瑰桌量事寸堂港嵌毕偶毛鸵召统匙皿壳归卉抿第8章 半导体存储器与可编程逻辑器件第8章 半导体存储器与可编程逻辑器件 滑总蝴改屿苦脏脂咨鲤峭涸猴组快掌搬茁揣狐柯冀缝帚芦项管侯宜郎啄专第8章 半导体存储器与可编程逻辑器件第8章 半导体存储器与可编程逻辑器件 (3)256×8(1)的地址为（0000000000)B~(0011111111)B ; 256×8(2)的地址为（0100000000)B~(0111111111)B ; 256×8(3)的地址为（1000000000)B~(1011111111)B ; 256×8(4)的地址为（1100000000)B~(1111111111)B 。 引史俗镑飞路尔教液竞矮杜辣泥曙座镜链典斌大呻钉肾躇其变叉泻研忱郝第8章 半导体存储器与可编程逻辑器件第8章 半导体存储器与可编程逻辑器件 第8章 半导体存储器和可编程逻辑器件 数字逻辑器件分类： 1） 标准产品：包括门、触发器、计数器、译码器、数据选择器等等中小规模数字电路。 标准产品的特点是：批量大，成本低，价格便宜，速度快。是数字系统传统设计中使用的主要逻辑器件。 缺点是：器件密度低，所构成的数字系统规模大，印刷线路板走线复杂，焊点多，使电路的可靠性差，功耗大。 2）由软件配置的大规模集成电路：如微处理机、单片微型计算机等。 8