第04MCS-51单片机的8位并行输入输出端口讲义.ppt

西华大学电气信息学院 郑海春 第四章 MCS-51单片机的8位并行输入输出端口 本章内容 重点掌握MCS-51单片机的四个8位并行I/O口的硬件结构特点和使用。 本 章 目 录 4.1 P0口 4.2 P1口 4.3 P2口 4.4 P3口 4.5 并行端口使用中应注意的问题 4.6 单片机与继电器等大电流负载的接口 4.1 P0口 【特点】具有两种工作方式 “通用数据I/O双向端口”； “地址、数据总线分时复用”。 在作为通用数据I/O端口时，具有较强的输出驱动能力 （8个TTL负载）。因输出是“开漏”结构，所以与MOS负载连接时,需要外接一个上拉电阻。 作为“地址、数据总线分时复用”使用时，P0口首先输出存储器的低八位地址信号，然后变为数据总线进行数据的输入输出，所以称“分时复用总线”（注意：此时P0口不能再作为通用I/O口）。 P0口的位结构图 硬件组成： 1，一个输出锁存器（D型触发器）； 2，二个三态门（控制读引脚或读锁存器）； 3，与门和MUX等元件组成的输出控制电路； 4，一对场效应晶体管FET构成的输出电路. P0口的工作原理 普通I/O模式下的输出与输入原理； 扩展（总线）方式下的工作原理 1. P0口的I/O操作（通用I/O端口） 在P0口作为通用I/O端口时，控制电路中的“控制”端为“0”电平： 此时多路开关MUX接入下方的锁存器的/Q端。 因与门的一个输入端为“0”，所以它使上端的FET截止。这就是P0口在做I/O口时输出为“漏极开路” 结构的原因。 （一）输出操作： MOV P0，A 数据经内总线送到锁存器的“D”端，经“/Q”端送场效管应输出极。 ①总线送“0”时：锁存器的/Q=1，使下端的FET导通（上面的FET截止），端口呈现“0”电平； ②总线送“1”时：锁存器/Q=“0”，使下端的FET截止，输出极的两个FET全部截止。在这种情况下，必须通过上拉电阻的作用使端口为高电平。 （二）输入操作 MOV A，P0 输入操作实际上有两种： ①读引脚：用于真正的外部数据输入的通道； ②读锁存器：在端口作输出时常使用的操作。 a.读引脚：当外部信号通过端口引脚输入时，读引脚上的电平实现信号的输入。如指令： MOV A，P0 ； A←P0 此时，单片机控制“读引脚”的三态门，使引脚处的外部电平经三态门送入内部总线。 读引脚操作前要事先向该端口写“1” 在端口电路中,可以发现一个问题： 端口在输入（读引脚）时，原来锁存器的状态可能要影响引脚电平的输入。如： 原来锁存器的状态为“0”态, 电路将不能正确读入.要解决的方法就是让下端的FET截止，即事先向端口写一个“1”。 请注意下面的一段程序： MOV P0，#0FFH ；0FFH送P0（ “写1”） MOV A ， P0 ；从P0口引脚输入数据到A 你能正确的分析出指令的操作吗？ 上述指令执行后 P0=？ b,读锁存器：端口作输出时的一种操作 在这种情况下, 读入的数据不是来自引脚，而是端口内部的锁存器的内容。 为什么端口作输出时还要读入操作？ 当端口输出时（MOV P0，A） ，往往要再将前面输出的状态取回来，进行再处理然后重新输出。如： ORL P0，A 将P0口前次输出的数据与累加器A的内容相“或”后再送回P0口（输出）。此时P0口的数据是从锁存器中读回的，而不是从引脚输入。 上述的过程也称之谓“读——修改——写”操作。 凡是这种“读—修改—写”操作，读到的数据都是锁存器的数据而不是读引脚数据。 而真正读引脚的指令只有　 MOV A，P0 为什么要读锁存器而不去读引脚？ 为什么“读——修改——写”操作不是从引脚回取信号？因为： 引脚信号与外部设备连接，易受外界干扰； 引脚上的电平往往不能正确反映前次的输出结果。 【举例】在当前状态下，将P0.2的电平变“1”，其余位不变。 MOV A, ORL P0,A 这里，ORL 指令就是先将P0口的锁存器数据取出，与A相或，结果送回P0口。 【思考】：直接使用: MOV A, MOV P0,A 是否可以？ 2. P0口的总线方式 控制电路的“控制”=1,此时与门打开,MUX接向“地址/数据”信号.在这种情况下,输出极的两个FET都处于正常的工作状态 。 地址、数据信息通过“地址/数据”线经反相器送至FET的输入，并输出。 由于上部FET管不再被“控制”信号关闭，所以此时口线可以输出高电平，即不用外加上拉电阻。