第五章中断系统.pptVIP

第5章 中断系统 5.1 微机的输入/输出方式 程序控制传送方式 无条件传送方式 查询传送方式 中断传送方式 直接存储器存取方式(DMA) 5.3 8051的中断系统 一、中断系统结构 8051共有五个中断源,两个中断优先级 INT0-----外部中断0请求，通过P3.2脚输入 INT1-----外部中断1请求，通过P3.3脚输入 T0--------定时器/计数器0溢出中断请求 T1--------定时器/计数器1溢出中断请求 TX/RX ---串行口中断请求,当串行口完成一帧数据的发送或接收时,便请求中断 每个中断源都对应一个中断请求标志位,它们分别设置在TCON和SCON中。 二、中断控制 定时器控制寄存器TCON (用6位) 串行口控制寄存器SCON (用2位) 中断允许寄存器IE 中断优先级寄存器IP 中断请求标志 TCON中的中断标志位 SCON中的中断标志位 中断允许控制位(IE) EA：总允许位。EA=0：禁止一切中断；EA=1中断开放。 ES：串行口中断允许位。ES=1：允许RI、TI引发中断； ES=0：禁止中断。 ET1、ET0：定时器T1、T0允许位。ET=1允许，=0禁止。 EX1、EX0：外中断/ int1、/int0允许位。 ET =1允许，=0禁止。 中断优先级控制位(IP) PS：串行口中断优先级设定位； PT1、PT0：定时器T1、T0中断优先级设定位； PX1、PX0：外中断 int1、0中断优先级设定位； =1： 高优先级，=0：为低优先级。 优先级结构 由于IP寄存器的设定，将5个中断源分为两个级别。中断的发生将遵循下面的3条基本原则： 1. 低级中断在响应执行中可被高级中断所中断，反之则不能。 2. 一个中断（不论是什么优先级）一旦得到响应，与它同级的中断则不能再中断它。 3. 当CPU同时收到几个同一级别的中断要求时，CPU响应哪个中断源取决于硬件的查询顺序（见图）。 如何改变中断源的优先级顺序 从中断系统的结构图可以清楚地看出同一级别中5个中断源的查询顺序。很明显，要改变这种顺序只能通过IP的设置。 如：要想将串行口的级别设为最高时，将IP中的PS置1。 即使用指令：setb ps 或 mov 0b8h,#10h 完成对IP设置。 例: 能否由高到低安排下列中断源的优先级结构？定时器0 串行口中断 外部中断0 外部中断1 定时器1 三、中断查询与响应条件 在每一个机器周期中，所有的中断源都要按照其顺序检查一遍。到S6状态时，就查找到所有被激活的中断申请并排好优先权。在下一个机器周期的S1状态，只要不受阻断，就开始响应高级中断。 如果发生下列情况，中断将被阻止： 1，同级或高级中断正在执行时； 2，当前的机器周期不是指令的最后一个机器周期； 3，CPU正在执行的指令是RETI或访问IE、IP寄存器时，CPU是不会响应中断，而且要等到该指令的下一条指令执行完后中断才能响应。 四、中断响应过程 CPU查询到某一中断源后，使相应的“优先级激活触发器”置位，用以阻断同级或低级中断。 在硬件控制下，将当前程序计数器PC的内容——断点地址进栈,并将相应的中断矢量装入PC,使CPU转向对应的中断服务程序，同时清除中断请求标志（TI、RI除外）。 中断服务程序最后一条指令是RETI，它将清除“优先级激活触发器”，从堆栈中弹出断点地址并装入PC中，使CPU回到原来的主程序继续运行。 矢量入口的指令应当是转移指令。 注意： 1、上述过程只保护断点而不保护现场（如PSW的内容）。 2、不能清除RI、TI以及外部输入申请信号/INT0和/INT1。 3、中断服务子程序的最后一条指令应是RETI，它将清除“优先级激活”触发器。 五、 外部中断 在MCS-51引脚上有/INT0、/INT1两个外部的中断输入，作为外部事件的触发信号。 CPU在每一个机器周期对它们进行一次检测。 系统设定了两种触发方式： 边沿触发（下降沿）； 电平触发（低电平）。 具体由TCON中的IT0、IT1来确定。 MCS-51单片机对/INT信号的要求 1. 边沿触发方式：在相邻的两个机器周期，如果第一次采集是高电平，第二次采集是低电平时，则TCON中的标志IE0或IE1置位。所以，在边沿触发方式时：外部设备发出的边沿信号（高