南理工DSP应用技术实验三技术分析.docxVIP

DSP应用技术 实验报告三 题目： DSP应用技术实验报告 院系： 电子工程与光电技术学院 姓名（学号）： 指导教师： 李彧晟 实验日期： 2015年12月5号 实验三 DSP 数据采集 一、实验目的 1、熟悉DSP的软硬件开发平台 2、掌握TMS320F2812的ADC外设的使用 3、熟悉TMS320F2812的中断的设置 4、掌握代码调试的基本方法 二、实验仪器 计算机，C2000 DSP教学实验箱，XDS510 USB仿真器，示波器，信号源 三、实验内容 建立工程，编写DSP的主程序，并对工程进行编译、链接，利用现有DSP平台实现数据的采集、存储以及模拟还原，通过图表以及示波器观察结果。 四、实验准备 （1）程序流程 为实现DSP的数据采集存储以及模拟的还原，必须依赖于ADC、DSP以及 DAC三大基本部件，而TMS320F2812芯片上集成了外设ADC，因此实现该功能较为简单，数据采集的工作可以由DSP单独完成，只需要对相关外设进行配置。模拟还原由DSP2000实验箱中DAC1（AD768）来完成。TMS320F2812中的ADC外设与DSP的通信可以通过查询方式或中断方式，在此，我们采用ADC 的中断功能实现数据的交换。TMS320F2812中ADC的转换频率和采样频率可以独立设置，分别位于ADC外设模块和事件管理器模块中，因此要使ADC工作，必须掌握ADC外设和事件管理器外设中的相关设置。 由此可得程序流程如图1所示。 图1 程序流程图 （2）DSP初始化 一般而言，DSP要正常工作，必须首先设置时钟，时钟确定了DSP工作主频。TMS320F2812中时钟设置大致分为三个主要寄存器，它们分别是锁相环控制寄存器（PLLCR）、外设时钟使能控制寄存器（PCLKCR）和外设时钟预定标设置寄存器（HISPCP、LOSPCP）。 1、PLLCR寄存器（地址@0x7021） PLLCR寄存器用于改变PLL的锁相环倍频值，输出CLKIN用于DSP内部的主频，控制DSP指令执行周期以及外设输入时钟。 图2 PLLCR寄存器说明 2、PCLKCR寄存器（地址@0x701C） 外设时钟使能控制器用于控制片上各种外设时钟的工作状态，禁止外设时钟能够有效降低DSP功耗。若程序中使用某外设功能，则必须使能该外设时钟。当该位置1时，相应的外设时钟被使能。 图3 时钟控制寄存器 3、外设时钟预定标设置寄存器 HISPCP（地址@0x701A）和LOSPCP（地址@0x701B）寄存器分别用来配置高速和低速外设时钟。 图4 外设时钟预定标设置寄存器 （3）模数转换器（ADC） TMS320F2812内部有一个16通道、采样精度为12bit的ADC模块，分别为事件管理器A和事件管理器 B服务。这16通道可配置两个独立的8通道模块，具有同步采样和顺序采样模式，模拟输入范围0～3V，最快转换时间为80ns，具有多个触发源用于启动AD的转换，采用灵活的中断控制。ADC工作流程如图11.5所示。 图5 ADC工作流程 ADC模块的初始化包括设置外设的部件的上电、复位、时钟设定、触发源的设置、中断设置、运行模式的设置以及采样通道的设置。这些设置分别在ADCTRL1、ADCTRL2、ADCTRL3和ADCMAXCONV 寄存器中。下面将会具体介绍。 当启动信号转换信号SOC达到后，ADC启动，首先将 MAX CONVn数值自动加载到SEQ CNTRn中，一次启动信号ADC转换的次数为MAX CONVn＋1。转换按照预先设定的顺序进行（由ADCCHCELSEQn确定）转换的结果依次写入到ADCRESULTn寄存器中。 当所有转换完成后（即当SEQ CNTRn值为0时），ADC工作方式取决于ADCTRL1寄存器中连续运行模式位（CONT RUN）。若该位为 1，则转换再次开始。因此，必须保证在下次转换完成之前读取ADCRESULTn的数值。若该位为0，则SEQ CNTRn继续保持为0值，等待下一次启动触发信号的到达。 由于在SEQ CNTRn每次到达0时，中断标识位都会被置1。因此，可以在中断服务子程序中，复位ADCTRL2中的RST SEQn位，这将使得下次转换重新开始。 由于TMS320F2812的ADC为多通道ADC，因此其保持时间、转换时间和采样间隔不同。采样保持时间和转换时间的时钟产生如下图6所示。 图6 ADC的时钟链路 ADC CLK为转换时间，SH clock/pulse为采样保持时间。图中各模块都是 ADC相关寄存器中的设置位。