第二章单片机结构.ppt

作 业： 徐：6，7，9，11，12， 13. 在程序存储器中,0000H、0003H、000BH、0013H、001BH、0023H这6个单元有什么特定含义? 在编程中应注意什么问题？ 胡： 2.6 什么是堆栈？堆栈有何作用？在MCS-51单片机应用系统程序设计时，有时为什么要对堆栈指针SP重新赋值？如果CPU在操作中要使用两组工作寄存器，试问SP的初值应如何设定？ 2.7 MCS-51设置4组工作寄存器有什么特点？开机复位后，CPU 使用的是哪组工作寄存器？他们的地址如何？CPU如何指定和改变当前工作寄存器组？ 2.1 MCS-51单片机结构 2.2 CPU 2.3 MCS-51的引脚 2.4 单片机的复位、时钟与时序 2.5 MCS-51的存储器结构 2.6 并行I/O口 1. P1口 P1.n = 1个锁存器 + 1个场效应管驱动器V + 2个三态门缓冲器 V 2 1 P1口包含P1.0～P1.7共8个相同结构的电路 P1.0～P1.7中的8个锁存器组成P1 ,字节地址90H （SFR）。 2.6 MCS-51的并口结构 P1.n的通用I/O口工作方式：输出、读引脚、读锁存器 输出时： D端=1→/Q=0→V截止→P1.n=1 D端=0→/Q=1→V导通→P1.n=0 1 读引脚时：P1.n→读引脚三态门1→内部总线 读锁存器时：Q端→读锁存器三态门2→内部总线 V 2 1 2.6 MCS-51的并口结构 场效应管V的状态会影响P1.n的状态： 如V导通→P1.n电平≡0（钳位）→ 读引脚可能出错 V 为正确读出P1.n引脚电平，需设法在读引脚前先使V截止 令D=1→/Q=0→V截止→读P1.n→不会出错 2.6 MCS-51的并口结构 2. P0口 与P1.n 差别：输出控制电路、 输出驱动电路→总线功能 P0.0～P0.7中的8个锁存器组成P0， 80H（ SFR）。 2.6 MCS-51的并口结构 漏极开路与上拉电阻的概念 →封锁与门A≡0 →地址/数据端与A输出无关 控制端=0→MUX下通→/Q与V1栅极直通 → V2截止→V1漏极开路 2.6 MCS-51的并口结构 为使漏极开路的V1有效，必须通过外接上拉电阻与电源连通，上拉电阻的阻值一般为10kΩ。 注意：P1、P2、P3口无需外接上拉电阻（已有内部上拉电阻） 3 4 1 2 第二输入功能 V 2.6 MCS-51的并口结构 P0.n的通用I/O口工作方式（控制端 = 0） 输出时： D端=1→/Q=0→V1截止→P0.n=1 D端=0→/Q=1→V1导通→P0.n=0 读引脚时：P0.n→读引脚三态门1→内部总线（需要先写“1”） 读锁存器： Q端→读锁存器三态门2→内部总线 2.6 MCS-51的并口结构 P0.n的地址/数据分时复用方式（控制端=1） （MUX连接上端 X） “地址/数据” 端可无条件输入/输出——（真正的）双向口 “地址/数据”方式下没有漏极开路问题，无需外接上拉电阻 2.6 MCS-51的并口结构 双向与准双向，根本原则是双向包含了高阻这个状态。 P1~P3口因为有内部上拉电阻，无高阻态 因此不是双向。 P０口内部无上拉电阻，在处于数据／地址功能时，自动完成３态的转换，是双向。 2.6 MCS-51的并口结构 最简单的单片机电路图 2.6 MCS-51的并口结构 总结 1、CPU=运算器+控制器 PSW：Cy，OV，P （算术运算中Cy、OV的置位原则） 指针：PC，DPTR，SP 2、控制信号的作用 /PSEN，/RD，/WR，ALE，/EA 3、地址和数据总线的形成方法 P0，P2 4、时钟电路与时序 时钟电路的作用 振荡周期、机器周期、指令周期 时序 总结 5、复位电路 复位的必要性 复位方法 单片机复位后寄存器的初始状态 6、51单片机的存储空间 寻址能力 程序空间和数据空间的结构与特点 工作寄存器、SFR、堆栈 7、单元地址、字节地址、位地址 8、P0、P1口结构特点 要求：引脚部分： 理解ALE，/PESN，/EA，/WR，/RD 的作用。CPU部分：了解CPU的基本组成部件，运算器（ALU,A,B,PSW(CY,AC,OV,P)），控制器 (IR,ID,PC,SP,DPTR)，理解PC，SP，DPTR，PSW的作用，以及PSW中各位的含义 。 时序部分：了解振荡周期、时钟周期（状态