第7章_LPC2132系统结构与资源.ppt

西安邮电学院 计算机学院 第7章LPC2132系统结构资源 7.1 LPC2132芯片简介 7.1.1 LPC2000系列简介 7.1.2 LPC2132芯片主要资源 7.1.4 LPC2132片内存储器 片内存储器（Flash、SRAM） 片内Flash编程方法 7.1.5 LPC2132管脚 7.1.5 LPC2132管脚 7.2 LPC2132地址空间分配 7.2.1 存储器映射 7.2.1 存储器映射 系统存储器映射 7.2.1 存储器映射 AHB和VPB 7.2.1 存储器映射 外设存储器映射 7.2.1 存储器映射 AHB外设映射 7.2.1 存储器映射 VPB外设映射 7.2.2 存储器重映射 存储器重映射举例1 存储器重映射举例2 不同的物理资源分别映射到同一地址区域 LPC2132存储器重映射 LPC2132存储器重映射 7.2.3 器件引导模块 （BootBlock） 启动后运行代码的选择 芯片（用户代码）加密检测 7.2.3 器件引导模块 （引导流程） 补充：引导代码 vs 系统启动代码 7.3 管脚连接模块 7.3.1 概述 7.3.2 结构原理 7.3.3 端口寄存器与操作 7.3.3 端口寄存器与操作 7.4 定时器/计数器（Timer/Counter） LPC2000中的Timer特性 7.4.1 概述 计数器工作原理： 定时器工作原理： 7.4.2 LPC2000中的Timer结构原理 分频与计数模块 分频器原理 匹配控制模块 捕获控制模块 7.4.3 管脚描述 7.4.4 端口寄存器 基础功能寄存器（6个） 匹配功能寄存器（6个） 捕获功能寄存器（5个） LPC2000中的Timer功能特性概述 7.4.5 定时器/计数器应用举例 7.5.1 概述 7.5.1 概述 7.5.2 异步串行通信及其协议 7.5.3 LPC2000器件UART特性 7.5.3 LPC2000器件UART特性 7.5.4 结构原理 串行数据发送模块—构成 串行数据发送模块—工作原理 FIFO的概念 FIFO的概念 串行数据接收模块—构成 串行数据接收模块—工作原理 波特率发生器模块—构成与工作原理 波特率发生器模块—串行数据收发时序 波特率发生器模块—串行数据收发时序 波特率发生器模块—构成与工作原理 UART控制与状态模块 中断控制逻辑模块 7.5.5 管脚描述 7.5.6 端口寄存器与操作 接收数据缓冲寄存器(UnRBR) 接收数据缓冲寄存器(UnRBR) 发送数据保持寄存器(UnTHR) 发送数据保持寄存器(UnTHR) 除数锁存寄存器(UnDLM、UnDLL) 除数锁存寄存器(UnDLM、UnDLL) 中断使能控制寄存器(UnIER) 中断标志寄存器(UnIIR) 中断标志寄存器(UnIIR) UnIIR位含义说明 中断标志寄存器(UnIIR) FIFO控制寄存器(UnFCR) 线控制寄存器(UnLCR) 线控制寄存器(UnLCR) 线状态寄存器(UnLSR) 发送使能控制寄存器(UnTER) 7.5.7 应用举例 LPC2000中的UART特性概述 7.6 向量中断控制器 7.6.1 概述 CPSR寄存器的I、F位与IRQ、FIQ 7.6.2 ARM的中断源 7.6.2 ARM的中断源 7.6.3 VIC结构原理 7.6.3 VIC结构原理 7.6.4 端口寄存器与操作 ARM异常入口 ARM异常入口 7.6.5 中断方式应用举例 7.6.5 中断方式应用举例 结 束 操作示例： U0LCR = 0x03; // UART0的工作模式为： //8位字符长度，1个停止位，无奇偶校验 U0FCR = 0x81; // UART0接收缓冲区的触发点为8字节， // 并使能UART FIFO UnLCR[7:7] 就是 DLAB位；为1时，访问UnDLM和UnDLL；为0时，读操作访问UnRBR、UnIER，写操作访问UnTHR、UnIER。 使用注意： 8bit寄存器，用于标识UART发送模块和接收模块的当前状态信息 。 0 7 1 0 UnTHR和（或）UnTSR含有效数据； 1 UnTHR和UnTSR都为空； 发送器空 指示位（TEMT） 6 1 0 UnTHR 包含有效数据； 1 UnTHR 已空； 发送器保持寄存器空 指示位（THRE） 5 0 4 0 3 0 0 无奇