- 1、本文档共66页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
逻辑段分配 RQ/GT0 RQ/GT1 TEST NMI INTA S0 S0 S0 READY READY RESET MN / MX 控制总线 地址总线A19~ A0 数据总线D15~D0 BHE A19~A16 AD15 ~AD 0 DT / R DEN 8086 CPU STB 8282 OE T OE 8286 8284A 系统总线 S0 CLK S1 MROC S2 MWTC DEN IORC DT/R IOWC ALE INTA 8288 BHE CLK 最大模式 最大模式总线形成 * * * * ● 公用引脚的含义 3.1.3 外部引脚及功能 8086的工作模式及引脚功能 ● S6恒为低, ● S5反映标志寄存器IF位的状态 ● S4、S3表示CPU正在使用哪个段寄存器 S4 S3 特性 0 0 1 1 0 1 0 1 ES SS CS(或不是存储器操作) DS ● BHE/S7:高8位数据总线允许/状态S7信号输出、三态。 分时复用做BHE时低电平有效,S7为备用状态线,在DMA时为高阻. 引脚24~31在最小模式下的功能 3.1.3 外部引脚及功能 ● 最小模式下的部分引脚含义 8086的工作模式及引脚功能 总线保持响应信号输出,高电平有效 HLDA 总线保持请求信号输入,高电平有效 HOLD 写信号输出,三态 WR 输入/输出/存储器控制信号,三态 M/IO 数据传送方向控制信号,三态。用于确定数据传送的方向 DT/R 数据允许信号,三态,低电平有效 DEN 地址锁存允许信号,三态输出,高电平有效 ALE 为中断响应输出端 INTA 功 能 引脚 ● 最大模式下的部分引脚含义 3.1.3 外部引脚及功能 8086的工作模式及引脚功能 当 MN/MX 引脚为低电平时,8086工作在最大模式下 总线请求/总线响应信号引脚。每一个引脚都具有双向功能,既是总线请求输入,也是总线响应输出 总线封锁信号输出,低电平有 指令流队列状态输出 总线周期状态信号输出,低电平有效,三态 功能 引脚 RQ/GT! RQ/ GT0 S2 , S1 , S0 QS1 QS0 LOCK ● 1. 最大模式 工作电路 最大模式的特点: 1、多机系统 2、CB的多数控制信号均由总线控制器8288提供。 最小模式的特点: 1、单机系统 2、CB的多数控制信号均由8086的引脚直接提供。 最大模式的典型配置 最大模式总线形成 第 3.2节 3.2 80x86微处理器及其发展 80286微处理器为16位微处理器。对外具有68根引脚, 为4列直插式封装,时钟频率8MHz~10MHz。 3.2.1 80286微处理器 ● 主要性能 80286CPU与8086相比,主要具有如下几个特点: ① 80286 CPU有24位地址线、16位数据线,且地址与数据 线不再复用。 ② 对8086向上兼容。具有8086/8088 CPU的全部功能。 ③ 首次具备虚拟存储器管理功能。 80286微处理器 80286 CPU的内部执行部件包括:执行单元EU、地址单元(Addres Unit,AU)、指令单元(Istruction Unit,IU)和总线接口单元BIU。 3.2.1 3.2 80x86微处理器及其发展 ● 内部结构 24位 物理地址 16位偏移量或数据 24位地址总线 16位数据总线 存储器 操作请求 指令单元IU 总线接口单元BIU 执行单元EU 通用寄存器组 ALU标志寄存器 控制电路 指令译码器 译码的指令队列 物理地址发生器 段寄存器 段描述符Cache 总线接口电路 预取器 指令预取队列 地址单元 AU 总线接口单元(BIU):负责处理CPU与系统总线之间的数据传送,包括总线接口电路预取器和6个字节的指令预取队列。 指令单元(IU):包括指令译码器和已译码指令队列。它负责将指令预取队列中的指令取出,送入指令译码器。 执行单元(EU):单元与8086CPU中的EU大致相同,标志寄存器与8086相比增加了两个标志IOPL和NT。 地址单元(AU):包括物理地址发生器、段寄存器、段描述符Cache(高速缓存器)等。 80286微处理器 3.2.1 3.2 80x86微处理器及其发展 ● 内部结构(续) 具体体现在以下几个方面 : 从16位寄存器发展为32位寄存器; 地
您可能关注的文档
最近下载
- 矽力杰产品规格书SY5055.pdf VIP
- 道闸项目报价清单.xlsx VIP
- 贵州省预防接种技能竞赛理论考试题库资料(含答案).pdf VIP
- AASHTO-LRFD-SI-2007(4)桥梁手册第四章中文版.doc VIP
- AASHTO LRFD Bridge Design Specifications(AASHTO LRFD桥梁设计规范).docx VIP
- 迅达常用备件识别号查询手册_Ae5.pdf VIP
- 数学学科业务工作报告.pdf VIP
- 2023年春学期人教版初中物理九年级下册教学进度表.docx VIP
- 基于AASHTO沥青混凝土路面设计方法的应用与研究.doc VIP
- 小班科学方方和圆圆教案反思.docx VIP
文档评论(0)