第5章 MSP430F5单片机时钟模块.pptVIP

寄存器 缩写 寄存器类型 访问形式 地址偏移量 初始状态 UCS控制器5 UCSCTL5 读/写 字 0Ah 0000h UCSCTL5_L 读/写 字节 0Ah 00h UCSCTL5_H 读/写 字节 0Bh 00h UCS控制器6 UCSCTL6 读/写 字 0Ch C1CDh UCSCTL6_L 读/写 字节 0Ch CDh UCSCTL6_H 读/写 字节 0Dh C1h UCS控制器7 UCSCTL7 读/写 字 0Eh 0703h UCSCTL7_L 读/写 字节 0Eh 03h UCSCTL7_H 读/写 字节 0Fh 07h UCS控制器8 UCSCTL8 读/写 字 10h 0707h UCSCTL8_L 读/写 字节 10h 07h UCSCTL8_H 读/写 字节 11h 07h * 5.3 UCS模块寄存器 在POR信号后，晶振失效中断标志位OFIFG是置位的，如果XT1LFOFFG、XT1HFOFFG、XT2OFFG、 DCOFFG有一个失效标志位置位那么OFIFG就将置位。 如果OFIFG置位，并且OFIE置位，OFIFG将触发一个不可屏蔽中断。 当中断服务程序被响应之后，在5x系列中OFIE自动复位， OFIFG还是必须由用户软件清零。 具体是哪个时钟源失效引发OFIFG置位的，可以检查相关的个时钟源失效标志位。 * UCSCTL0:标准时钟控制系统0 * DCO Bits12-8 DCO 阶梯选择。 这些位可以确定DCO 频率的大致范围。 在FLL工作的时候，这些位能硬件自动修正。 MOD Bits7-3 调制位计数器。 这些位在锁频环工作时能够自动修正。 UCSCTL1 * DCORSEL Bits6-4 DCO 频率范围选择。这些位能改变直流发生器产生的电压，进而改变DCO输出频率。 DISMOD Bits0 调整器使能位 0 调整器禁止 1 调整器使能 UCSCTL2 * FLLD Bits14-12 锁频环分频器。 000 fDCOCLK/1 001 fDCOCLK/2 010 fDCOCLK/4 011 fDCOCLK /8 100 fDCOCLK /16 101 fDCOCLK /32 110 保留，默认fDCOCLK /32 111 保留，默认fDCOCLK /32 FLLN Bits9-0 DCO的倍频系数N，N必须大于0，否则自动置为1 UCSCTL3 * SELREF Bits6-4 FLL基准源选择。 000 XT1CLK 001 保留。默认是XT1CLK。 010 REFOCLK 011 保留。默认是REFOCLK 100 保留。默认是REFOCLK 101 XT2CLK，如果没有XT2，默认REFOCLK 110 保留。XT2CLK，如果没有XT2，默认REFOCLK 111 无选项。只针对F543X 以及F541x非A版本，这个默认是XT2CLK。 UCSCTL3 * FLLREFDIV Bits2-0 FLL基准源分频。 分频后的频率就被用作FLL基准频率。 000 fFLLREFCLK/1 001 fFLLREFCLK /2 010 fFLLREFCLK /4 011 fFLLREFCLK /8 100 fFLLREFCLK /12 101 fFLLREFCLK /16 110 保留。默认fFLLREFCLK /16 111 保留。默认fFLLREFCLK /16 UCSCTL4 * SELA Bits10-8 选择ACLK 的时钟源 000 XT1CLK 001 VLOCLK 010 REFOCLK 011 DCOCLK 100 DCOCLKDIV 101 XT2CLK，如果没有的话就默认是DCOCLKDIV 110