嵌入式系统概论-以S3C2440核心为架构copyright@许永和位元组.ppt

第2章 嵌入式微處理器-ARM 重置 當系統的電源重新被啟動或是ARM微處理器的重置訊號輸入接腳上，偵測到產生重置電位時，則ARM微處理器就會產生重置例外事件。 重置例外事件處理的程式通常是用來設定或是執行下列的工作，以其整個系統的運作重新正常地執行： 設定重置例外事件向量表。 啟始暫存器與堆疊位址。 若系統是包含MMU，則啟始記憶體系統。 啟始輸出入設備的外部接腳狀態。 設定此系統所要用到的中斷。 設定處理器指令狀態或是操作模式。 設定相當變數的初始值。 呼叫主程式。 重置 當發生重置例外事件時，目前正在執行的指令會被放棄，但是仍會持續地讀取指令，直到重置訊號輸入接腳恢復到正常電位為止。微處理器會執行下列的步驟： 將目前的程式計數值暫存器PC的數值與CPSR的數值分別複製到R14_SVC與SPSR_SVC中。 將CPSR中的模式位元設定M[4：0]設定為0b10011（根據表2.2所示）的管理模式(Supervisor Mode)，且中斷要求除能位元I與快速中斷要求除能位元F被設定為1（禁止，除能），以及指令集狀態位元T被清除為0（設定為ARM指令集狀態）。 PC的數值被更新為0即是跳回到ARM指令集狀態，並從PC位址0開始執行。 稍後的例外事件，都會進行類似的步驟。 總結了進入例外事件處理時，保存在相應R14中的PC值，以及在離開例外事件處理時所建議使用的指令。 當發生相對的例外事件的話，程式就會在此向量位址處開始執行。 2.6.4 各類型例外事件的具體描述 2.6.4 各類型例外事件的具體描述 4 － － NA RESET 3 PC＋8 PC＋8 SUBS PC，R14_ABT，＃8 DABT 1 PC＋4 PC＋4 SUBS PC，R14_ABT，＃4 PABT 2 PC＋4 PC＋4 SUBS PC，R14_IRQ，＃4 IRQ 2 PC＋4 PC＋4 SUBS PC，R14_FIQ，＃4 FIQ 1 PC＋2 PC＋4 MOVS PC，R14_UND UDEF 1 PC＋2 PC＋4 MOVS PC，R14_SVC SWI 1 PC＋2 PC＋4 MOV PC，R14 BL Thumb R14_x ARM R14_x 注意 之前的狀態 返回指令 2.6.5 例外事件進入/跳離 2.6.6 例外事件向量（Exception Vectors） FIQ FIQ 0x0000,001C IRQ IRQ 0x0000,0018 保留 保留 0x0000,0014 中止模式 中止（數據） 0x0000,0010 中止模式 中止（預取指令） 0x0000,000C 管理模式 軟體中斷 0x0000,0008 未定義模式 未定義指令 0x0000,0004 管理模式 重置 0x0000,0000 進入模式 例外事件 位 址 2.6.7 例外事件的優先順序（Exception Priorities） 未定義指令、SWI 6（最低） 預取指令中止 5 IRQ 4 FIQ 3 資料中止 2 重置 1（最高） 例外件事 優先順序 例外事件的優先順序由高到低的排列次序。這個部分類似一般微處理器的中斷優先順序。 大綱 2.1 ARM微處理器的工作狀態 2.2 ARM系列結構的定址方式與記憶體格式 2.3 指令長度及資料類型 2.4 處理器模式 2.5 暫存器內容 2.6 例外（Exceptions）事件 2.7 討論 P-*/67 2.7 討論 本章已對ARM微處理器的系列結構、暫存器的組織、微處理器的工作狀態、執行模式以及處理器例外事件等內容進行了描述與相關的介紹，這些內容也是ARM系列結構的基本內容，是系統軟、硬體設計的基礎。稍後的章節將說明本章所延伸的ARM指令集。 嵌入式系統概論-以S3C2440核心為架構 copyright @ 許永和 嵌入式系統概論-以S3C2440核心為架構 嵌入式系統概論-以S3C2440核心為架構 copyright @ 許永和 大綱 2.1 ARM微處理器的工作狀態 2.2 ARM系列結構的定址方式與記憶體格式 2.3 指令長度及資料類型 2.4 處理器模式 2.5 暫存器內容 2.6 例外（Exceptions）事件 2.7 討論 P-*/67 大綱 2.1 ARM微處理器的工作狀態 2.2 ARM系列結構的定址方式與記憶體格式 2.3 指令長度及資料類型 2.4 處理器模式 2.5 暫存器內容 2.6 例外（Exceptions）事件 2.7 討論 P-*/67 ARM微處理器的工作狀態一般有兩種 ： ARM狀態，此時處理器執行32位元的字對齊的ARM指令。 Thumb狀態，此時處理器執行16位元，半字元組對齊的T