!微机原理讲义(第2章16位和32位微处理器).ppt

W3-2 2、8086的逻辑结构由哪些部分组成？ W4-1 3、什么是段描述符和段选择子？ W4-2 * 实地址模式只用在上电之后的初始化，为进入保护模式做准备。 * EAX/AX 累加器，常用指令的执行 EBX/BX 基址寄存器，与DS配合实用 ECX/CX 用作计数器 EDX/DX 用来存放高位的数据或I/O端口地址 ESP/SP 堆栈指针寄存器，存放堆栈操作的段内偏 移地址， 与SS配合使用 EBP/BP 基址指针寄存器，用于存放段内偏移地址 的一部分 ESI/SI 源变址寄存器，在串操作指令中指向源数 据所在单元 EDI/DI 目的变址寄存器，在串操作指令中指向目 的数据存放单元 * EAX/AX 累加器，常用指令的执行 EBX/BX 基址寄存器，与DS配合实用 ECX/CX 用作计数器 EDX/DX 用来存放高位的数据或I/O端口地址 ESP/SP 堆栈指针寄存器，存放堆栈操作的段内偏 移地址， 与SS配合使用 EBP/BP 基址指针寄存器，用于存放段内偏移地址 的一部分 ESI/SI 源变址寄存器，在串操作指令中指向源数 据所在单元 EDI/DI 目的变址寄存器，在串操作指令中指向目 的数据存放单元 * EAX/AX 累加器，常用指令的执行 EBX/BX 基址寄存器，与DS配合实用 ECX/CX 用作计数器 EDX/DX 用来存放高位的数据或I/O端口地址 ESP/SP 堆栈指针寄存器，存放堆栈操作的段内偏 移地址， 与SS配合使用 EBP/BP 基址指针寄存器，用于存放段内偏移地址 的一部分 ESI/SI 源变址寄存器，在串操作指令中指向源数 据所在单元 EDI/DI 目的变址寄存器，在串操作指令中指向目 的数据存放单元 * 链接3 * * * * 1. 总线接口部件（BIU：Bus Interface Unit ）。 2. 指令预取部件（IPU：Instruction Prefetch Unit ）。 3. 指令译码部件（IDU：Instruction Decode Unit）。 4. 执行部件（EU：Execution Unit）。它可进一步分为控制部件（Control Unit）,保护测试部件（Protection Test Unit）和数据处理部件（Data Unit）３部分。 5. 段管理部件（SU：Segment Unit）。 6. 页管理部件（PU： Paging Unit ）。 * * * * 　浮点运算器（英文：floating point unit，简称FPU）是计算机系统的一部分，它是专门用来进行浮点数运算的。典型的运算有加减乘除和开方。一些系统（尤其是比较老的，基于微代码体系的）还可以计算超越函数，例如指数函数或者三角函数，尽管对大多数现在的处理器，这些功能都由软件的函数库完成。 * * 可以大大扩展存储空间：段地址不再由16位段寄存器直接指出，而由8个字节32位的段描述符指出，存储器长度只受到段描述符长度的限制，每段的长度为^32(4G）字节。 可以实现虚拟存储：即是在80386中利用段描述符将大部分段放在磁盘上而不是都放在内存中，由一位属性指示当前此描述符所对应的段驻留的位置。 可以实现多任务隔离：设置一个公用的GDT外再为每个任务建立一个LDT，因此每个任务有独立的地址空间。 * * 引脚名称有上划线的，就代表该引脚相应信号采用低电平有效方式或者下降沿有效 * * * * * 8086具有两条中断请求引脚INTR和NMI，用于传送外部设备送来的中断请求信号。引脚INTR上引发的中断，为可屏蔽中断，引脚NMI上引发的中断，为非屏蔽中断。　可屏蔽中断INTR 　　可屏蔽中断INTR受标志寄存器的中断标志位IF控制，当IF为1时，表示允许中断。IF为0时，可屏蔽中断的请求受到禁止。INTR要求中断请求信号为高电平，高电平需要保持到中断请求被响应。一旦采样到INTR信号有效，CPU执行完当前的指令，便响应可屏蔽中断INTR的请求。可屏蔽中断被响应以后，由外设（多数由中断控制器）提供中断类型。　　虽然，可屏蔽中断只有一根中断请求线，但是通过外部电路可以允许系统连接多个中断源。最常用的器件为可编程中断控制器。它管理多个可屏蔽中断的中断优先级，为中断源向CPU提供中断向量。　非屏蔽中断NMI 　　非屏蔽中断NMI不受中断允许标志IF的影响，是不可屏蔽的。NMI要求中断请求信号为脉冲上升沿，并要求上升沿之后保持2个CLK的高电平。当CPU采样到NMI引脚上的中断请求时，产生类型号为2的中断。CPU执行完当前指令，便响应这个中