数字逻辑功能提取器-复旦大学微电子.docVIP

数字逻辑功能提取器 潘日华 童家榕 唐璞山 复旦大学电子工程系CAD实验室，上海（200433） 【摘要】 本文介绍一种数字逻辑功能提取工具DLFE（Digital Logic Function Extractor ）。该 工具能帮助用户从平面化的底层逻辑网表中提取出一套功能明确、易于理解和验证的层次化电路图；在提取的过程中也实现了对电路的功能分析。它采用人机结合的方法，由用户识别功能块（完成一定功能的子电路），由软件实时生成网表中用户选择的那部分电路的电路图，帮助用户识别功能块；并在网表中搜寻与用户识别出的功能块同构的实例，通过归并把电路提高到更高的层次。整个过程是自下而上，不断迭代的，最后将得到层次化的电路图。实验表明，该工具对电路处理后得到的电路图具有功能性明确、划分适当、易于理解的特点。 关键字：数字逻辑功能提取，电路图生成，电路同构匹配 一、前 言 数字逻辑功能提取就是分析给定的电路（以文本形式的网表表示），用层次化的方法提取各级功能模块，同时完成逻辑图的绘制。进行功能提取有助于对电路的理解和验证，一方面，基于功能划分的电路易于理解和改进；另一方面，基于功能划分的电路比较容易进行验证、定位错误以及再设计。传统上人们在分析电路时希望有一套完整的电路图，（虽然高层设计语言的出现提供了另一种理解方式，但是电路图的作用仍然是无法完全