EDA与数字系统设计（第2版）教学课件作者李国丽ch2-2课件.pptVIP

第二章 VHDL硬件描述语言 2.1 VHDL概述 2.2 VHDL的数据类型和数据对象 2.3 VHD设计的基本语句 2.4 VHDL高级语句 2.5 VHDL设计实例 2.2 VHDL的数据类型和数据对象 2.2.1 VHDL的标记 2.2.2 VHDL的数据类型 2.2.3 VHDL的运算符 2.2.1 VHDL的标记 一个完整的VHDL语句可以有下列几个部分组成：标识符、保留字（Reserved Words）、界符、常数、赋值符号和注释（Comments），所有这些统称为标记。 2.2.1 VHDL的标记 1、标识符 标识符用来表示常数、变量、信号、子程序、结构体和实体等名称。VHDL基本的标识符组成的规则如下： 标识符由26个英文字母、数字0，1，2，…，9及下划线“_”组成； 标识符必须是以英文字母开头； 标识符中不能有两个连续的下划线“_”，标识符的最后一个字符不能是下划线； 标识符中的英文字母不区分大小写。 例如： CLK，QO，DAT1，SX_1，NOT_Q是合法的标识符。 3DA，_QD，NA__C, DB-A，DB_等是非法的标识符。 2.2.1 VHDL的标记 2. 保留字 VHDL中的保留字是具有特殊含义的标识符号，只能作为固定的用途，用户不能用保留字作为标识符。 如 ENTITY，ARCHITECTURE，PROCESS，BLOCK，BEGIN和END等。 VHDL保留字如表2-2-1所示。 2.2.1 VHDL的标记 2.2.1 VHDL的标记 3. VHDL中的界符界符是作为VHDL语言中两个部分的分隔符用的。如每个完整的语句均以 “;” 结尾，用双减号“-”开头的部分是注释内容，不参加程序编译。信号赋值符号是“=”，变量赋值符号是 “:=” 等。 常用的界符如表2-2-2所列 2.2.1 VHDL的标记 4. 注释符 在VHDL中，为了便于理解和阅读程序，常常加上注释，注释符用双减号 “--”表示。注释语句以注释符打头，到行尾结束。注释可以加在语句结束符 “;”之后，也可以加在空行处。 2.2.2 VHDL的数据类型 在VHDL中，定义了三种数据对象，即信号、变量和常数。 数据类型分为两大类：即预定义的数据类型和用户自定义的数据类型。 预定义的数据类型是最基本的数据类型，这些数据类型都定义在标准程序包STANARD、STD_LOGIC_1164和其它标准的程序包中，这些程序包放在EDA软件中IEEE和STD目录中，供用户随时调用。 在预定义的各种数据类型的基础上，用户可以根据实际需要自己定义数据类型和子类型，如标量型和数组型。 2.2.2 VHDL的数据类型 1. STANDARD程序包中预定义的数据类型 (1) 整数（INTEGER）数据类型 整数数据类型与数学中整数的定义是相同的，整数类型的数据代表正整数、负整数和零。VHDL整数类型定义格式为： TYPE INTEGER IS RANGE -2147483648 TO 2147483647 ; 正整数（POSITIVE）和自然数（NATURAL）是整数的子类型，定义格式为： SUBTYPE POSITIVE IS INTEGER RANGE 0 TO INTEGER’HIGH ; SUBTYPE NATURE IS INTEGER RANGE 1 TO INTEGER’HIGH ; 其中INTEGER’HIGH是数值类属性，代表整数上限的数值，也即231-1。 2.2.2 VHDL的数据类型 1. STANDARD程序包中预定义的数据类型 (2) 实数（REAL）数据类型 VHDL的实数就是带小数点的数，分为正数和小数。实数有两种书写形式即小数形式和科学计数形式，不能写成整数形式。实数数据类型的定义格式为： TYPE REAL is range -1.7e38 to 1.7e38; 例如：SIGNAL A, B, C :REAL ; A = 5.0; B = 3.5E5; C = -4.5; 2.2.2 VHDL的数据类型 1. STANDARD程序包中预定义的数据类型 (3) 位（BIT）数据类型 位数据类型的位值用字符‘0’和‘1’表示，将值放在单引号中，表示二值逻辑的0和1。这里的0和1与整数型的0和1不同，可以进行算术运算和逻辑运算，而整数类型只能进行算术运算。位数据类型的定义格式为： TYPE BIT is ( 0, 1 ); 例如： RESULT : OUT BIT; RESULT = ‘1’; 将RESULT引脚设置为高电平。 2.2.2 VHDL的数据类型 1. STANDARD程序包中预定义的数据类型 (4)位向量（BIT_VECTOR）数据类型 位向量是基于BIT数据类型的数