数字电子技术曾晓宏第4章组合逻辑电路课件教学.pptVIP

4.1.1 组合逻辑电路的分析方法 本章小结 全加器 An Bn Cn Sn Cn+1 用4个全加器构成一个4 位二进制加法器 全加器 全加器 全加器 全加器 C0 C4 A0 A3 A2 A1 B0 B1 B3 B2 S0 S1 S2 S3 74LS83 数值比较器：能够比较数字大小的电路。 1.1位数值比较器： (1)A＞B：只有当A=1、B=0时，A＞B才为真； (2)A＜B：只有当A=0、B=1时，A＜B才为真； (3)A = B：只有当A=B=0或A=B=1时，A = B才为真。 A B YAB YAB YA=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 4.5.2 数值比较器 4.5* 其他组合逻辑电路 如果要比较两个多位二进制数A和B的大小？ 必须从高向低逐位进行比较。 只有在高位相等时，才能进行低位的比较。 思考： 四位数值比较器74LS85的逻辑符号 级联输入 便于功能扩展 2.多位数值比较器： 4.5.2 数值比较器 4.5* 其他组合逻辑电路 74LS85的功能表 输 入 级 联 输 入 输 出 A3，B3 A2，B2 A1，B1 A0，B0 IA＞BIA＜B IA = B FA＞BFA＜BFA = B 1 0 × × × × × × 1 0 0 0 1 × × × × × × 0 1 0 A3 = B3 1 0 × × × × × 1 0 0 A3 = B3 0 1 × × × × × 0 1 0 A3 = B3 A2 = B2 1 0 × × × × 1 0 0 A3 = B3 A2 = B2 0 1 × × × × 0 1 0 A3 = B3 A2 = B2 A1 = B1 1 0 × × × 1 0 0 A3 = B3 A2 = B2 A1 = B1 0 1 × × × 0 1 0 A3 = B3 A2 = B2 A1 = B1 A0 = B0 1 0 0 1 0 0 A3 = B3 A2 = B2 A1 = B1 A0 = B0 0 1 0 0 1 0 A3 = B3 A2 = B2 A1 = B1 A0 = B0 0 0 1 0 0 1 A3 = B3 A2 = B2 A1 = B1 A0 = B0 × × 1 0 0 1 例： 4线—16线译码器（74LS154） (逻辑电路设计略,设计方法同2—4译码器) 0 0 0 1 只 =0 A2 A1 A0 0 0 0 0 只 =0 Y0 Y1 1 1 1 1 只 =0 Y15 A3 A0 A1 A2 Y0 Y1 Y15 A3 4.3.1 二进制译码器 4.3 译码器 4.3.1 二进制译码器 4.3 译码器 二进制译码器的应用 （1）构成逻辑函数。 例：试用译码器和门电路实现逻辑函数： 解：将逻辑函数转换成最小项表达式， 再转换成与非—与非形式。 =m3+m5+m6+m7 = 用一片74138加一个与非门就可实现该逻辑函数。 4.3.1 二进制译码器 4.3 译码器 二进制译码器的应用 （2）构成数据分配器。 数据分配器好像一个单刀多掷开关，是将一条通路上的数据分配到多条通路的装置。它有一路数据输入和多路输出，并有地址码输入端，数据依据地址信息输出到指定输出端。 用带使能端的译码器可以构成数据分配器，如74LS138。 将译码器输入端作为地址码输入端，数据加到使能端。按照地址码A0A1A2的不同取值组合，可以从地址码对应的输出端输出数据的原码，即此时对应输出端与数据端的状态是相同的。 4.3.1 二进制译码器 4.3 译码器 二进制译码器的应用 （3）译码器的扩展。 如果将两片集成译码器分别作为低位片和高位片，利用高位译码器的使能端作为输入，则可以用两片74LS138 3线—8线扩展成为一个4线—16线译码器。 4.3.2 BCD译码器 4.3 译码器 BCD译码器也称为二-十进制译码器。它将输入的每组4位二进制码翻译为对应的1位十进制数，有4个输入端，10个输出端，常称为4线—1