XIN第04章主存储器与存储系统4-2讲述.ppt

* 4.3.3 相联存储器 相联存储器(Associative Memory)是一种不根据地址，而根据存储内容进行存取的存储器。数据写入按顺序进行，不需要地址。数据读出时，要求CPU给出一个关键字，用它与存储器中的所有内容或部分内容进行比较，若有内容相等，则读出此单元数据。 * 相联存储器组成 存储体：高速半导体存储器构成。 检索寄存器CR：用来存放检索字，位数与相联存储器的存储单元位数相同。 屏蔽寄存器MR：用来存放屏蔽码，位数与检索寄存器位数相同。当要求按照检索字的部分内容检索时，则将MR中需要比较的对应位设置成“1”，不需要比较的位设置为“0”。这里，置“1”的字段称为关键字段。 * 相联存储器组成 查找结果寄存器SRR：当按检索项内容检索存储体时，SRR用来存放符合检索要求的单元地址，其位数等于相联存储器的字长，每一位对应一个存储单元，位的序数即为相联存储器的单元地址。比较时，若比较结果第i个字满足要求，则将其第i位置 “1”，不满足要求的位置“0”。 * 相联存储器框图 * 相联存储器检索举例 * 课堂讨论 半导体静态存储器与动态存储器的主要区别有哪些？ 什么是高速缓冲存储器？在计算机系统中使用高速缓冲存储器的作用是什么？ 简述程序访问的局部性原理的主要内容。研究和讨论这一现象有什么意义？ 试比较直接映像、全相联映像和组相联映像三种地址映像方式特点。 虚拟存储器有哪些分类？ 试比较虚拟存储器和Cache的异同点。 CPU对存储器进行访问时，首先由地址总线给出地址信号，选择要进行读写操作的存储单元，然后通过控制总线发出相应的读写控制信号，最后在数据总线上进行数据交换。 * * 第4章 主存储器与存储系统 4.1 存储器基本概念 4.2 半导体存储器的结构和原理 4.3 高速存储器 4.4 Cache存储器 4.5 虚拟存储器 本章主要内容 （2） 教学目的与要求 掌握存储器与CPU的连接方法 重点掌握存储器扩展方法：位扩展、字扩展、字位扩展 理解高速存储器的实现原理 * * 4.2.3 存储器与CPU的连接 计算机系统中，存储器芯片与CPU之间的连接，实质上就是其与数据总线、地址总线和控制总线三种系统总线的连接。 读/写 Ready n k 地址总线 数据总线 控制总线 CPU AR DR 主存储器 CPU访问主存 * 4.2.3 存储器与CPU的连接 在构成存储系统时，由于存储芯片的容量有限，单个芯片往往不能满足存储器位数(数据线的位数)或字数(存储单元的个数)的要求，需要用多个存储芯片进行组合。这种组合称为存储器的扩展： 位扩展 字扩展 字位扩展 * 1．存储器的位扩展 位扩展是指存储器的字长小于应用系统的存储要求。这是一种将存储器芯片并联使用的方法。方法： 在给定的芯片中选择合适的芯片，确定它们的使用数量； 将芯片的地址线、读写控制线与CPU的对应信号线连接； 将数据线拼接成要求的数据宽度，并将芯片的片选信号并联连接。 * 位扩展举例 用Intel 2114(1K×4bit)SRAM芯片扩展成为1K×8bit容量的存储器。根据扩展要求需要选用2片2114。 * 2．存储器的字扩展 如果单个芯片不能满足容量的要求，需要采用多片存储器进行字数扩充，即字扩展。字扩展的一般方法是： 在给定的芯片中选择合适的芯片，并确定使用数量； 将芯片的地址线、读写控制线、数据线与CPU对应信号线连接； 由剩余的CPU高位地址形成片选信号，接至各芯片的片选端。 * 片选信号的产生方法 线选法 部分译码法 全译码法 其中部分译码法和全译码法又可统称为译码法。需要注意，片选信号产生方法不同，存储器连接和空间地址也不同。 * 字扩展举例 某CPU的寻址空间为64K，即有16根地址线。现要求采用Intel 2716(2K×8bit)扩展为8K×8bit存储器。 不同的片选方式对CPU剩余的5根地址线的处理是不同的。 * (1) 线选法 线选法是指利用地址总线的剩余高位地址线直接作为存储器芯片的片选信号，低位地址线和存储器地址线相连。用低位地址线对每片内的存储单元进行寻址，所需地址线由每片的单元数确定。 * 线选法扩展存储器容量 * 线选法地址范围 芯片 A15 A14 A13 A12 A11 A10 …. A0 地址范围 #1 × 1 1 1 0 0 …. 0 × 1 1 1 0