MOS工艺概要.ppt

1 * 19 19 19 19 19 19 19 19 19 1 * 20 20 20 20 20 20 20 20 20 13 1 * Polysilicon gate is patterned before source and drain are created – thereby actually defining the precise location of the channel region and the locations of the source and drain regions. This allows for very precise positioning of the source and drain relative to the gate. Note that can’t completely stop lateral diffusion – accounts for difference between drawn transistor dimensions and actual ones 1 * 21 21 21 21 21 21 21 21 21 14 1 * 22 22 22 22 22 22 22 22 22 15 1 * 23 23 23 23 23 23 23 23 23 1 * 24 24 24 24 24 24 24 24 24 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * * * 硼掺杂（离子注入） 刻蚀（等离子体刻蚀） 去胶 P+ 去除氧化膜 P-well 3．P阱掺杂： * * 离子源 高压 电源 电流 积分 器 离子束 * 掩膜2： 光刻有源区 有源区：nMOS、PMOS 晶体管形成的区域 P+ N+ N+ P+ N-Si P-well P-well P-well 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅 SiO2隔离岛 * 有源区 deposited nitride layer 有源区光刻板 N型p型MOS制作区域 (漏-栅-源) * P-well 1. 淀积氮化硅： 氧化膜生长（湿法氧化） P-well 氮化膜生长 P-well 涂胶 P-well 对版曝光 有源区光刻板 2. 光刻有源区： * P-well 显影 P-well 氮化硅刻蚀去胶 3. 场区氧化： P-well 场区氧化（湿法氧化） P-well 去除氮化硅薄膜及有源区SiO2 * 掩膜3： 光刻多晶硅 P-well 去除氮化硅薄膜及有源区SiO2 P-well P+ N+ N+ P+ N-Si P-well 栅极氧化膜 多晶硅栅极 生长栅极氧化膜 淀积多晶硅 光刻多晶硅 * P-well 生长栅极氧化膜 P-well 淀积多晶硅 P-well 涂胶光刻 多晶硅光刻板 P-well 多晶硅刻蚀 * 掩膜4 ：P+区光刻 1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。 3、去胶 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ * P-well P+ P-well P+ P+ 硼离子注入 去胶 * 掩膜5 ：N+区光刻 1、N+区光刻 2、离子注入P+，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。 3、去胶 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ N+ N+ * P-well N+ P-well P+ P+ 磷离子注入 去胶 P+ P+ N+ N+ * 掩膜6 ：光刻接触孔 1、淀积PSG. 2、光刻接触孔 3、刻蚀接触孔 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ N+ N+ 磷硅玻璃（PSG) * 掩膜6 ：光刻接触孔 P-well P+ P+ N+ N+ 淀积PSG P-well P+ P+ N+ N+ 光刻接触孔 P-well P+ P+ N+ N+ 刻蚀接触孔 P-well P+ P+ N+ N+ 去胶 * * 掩膜7 ：光刻铝线 1、淀积铝. 2、光刻铝 3、去胶 P-well P-well P+ P+ N+ N+ * P-well P+ P+ N+ N+ 铝线 PSG 场氧 栅极氧化膜 P+区 P-well N-型硅极板 多晶硅 N+区 * Example: Intel 0.25 micron Process 5 me