原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字逻辑第2版教学课件ppt作者武庆生第7章2014课件.ppt
第七章 异步时序电路 7.1 异步时序电路的特点及模型 7.2 脉冲异步时序逻辑电路 7.3 中规模异步时序逻辑电路 重点与难点 7.1 异步时序逻辑电路的特点及模型 7.2 脉冲异步时序电路 7.2.1 脉冲异步时序电路分析 7.2.2 脉冲异步时序逻辑电路的设计 7.3 中规模异步时序逻辑电路 Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 CP3 CP2 CP1 Z 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 d 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 0 0 1 d 1 1 1 1 0 d d d d d d d 1 1 1 d d d d d d d 000 001 010 101 100 011 /0 /0 /0 /0 /0 /1 Q3nQ2nQ1n Q3n+1 Q2n+1 Q1n+1 CP3 J3 K3 CP2 J2 K2 CP1 J1 K1 0 0 0 0 0 1 0 d d 0 d d 1 1 d 0 0 1 0 1 0 d 0 d 1 1 d 1 d 1 0 1 0 0 1 1 0 d d 0 d d 1 1 d 0 1 1 1 0 0 1 1 d 1 d 1 1 d 1 1 0 0 1 0 1 0 d d 0 d d 1 1 d 1 0 1 0 0 0 1 d 1 d 0 d 1 d 1 1 1 0 d d d d d d d d d d d d 1 1 1 d d d d d d d d d d d d Q2nQ1n 00 01 11 10 0 1 0 1 1 d d* 0 0 d Q3n CP3 Q2nQ1n 00 01 11 10 0 1 d 1 d d 0* d d d Q3n J3 Q2nQ1n 00 01 11 10 0 1 0 1 d* d 1 0 0 d Q3n Q2nQ1n 00 01 11 10 0 1 d d 0* d 1 d d d Q3n J2 CP2 Q2nQ1n 00 01 11 10 0 1 1 1 1 d 1 1 1 d Q3n CP1 Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 CP3 CP2 CP1 Z 1 1 0 1 1 1 0 1 1 1 0 0 0 0 检查能否自启动: J Q3 Q3 K J Q2 Q2 K J Q1 Q1 K CP Z 1 CP Q0 Q1 Q2 例2 试用上升沿触发的D触发器设计一个5进制加法 计数器。 由时序图可见: 由此可作下列状态转换真值表： 0 0 0 0 0 1 0 d 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 d 1 0 0 1
文档评论（0）