B14第2章CPU-2题稿.pptVIP

2.2 32位微处理器Pentium 1．Pentium采用的先进技术 2．Pentium的工作方式 3．Pentium的原理结构 4．Pentium的寄存器 5．Pentium的存储管理 6．Pentium的中断 7．Pentium的保护技术 1.Pentium采用的先进技术 Pentium外部采用64位数据总线，内部总线32位；支持数据成组传输。 设置相互独立的代码cache和数据cache。 采用超标量流水线技术使得在1个时钟周期内发射两条简单的整数指令或发射一条浮点指令。 片内设置增强型浮点处理部件 采用RISC 、CISC相结合的技术，部分常用指令用硬件实现；微程序实现的指令，其微代码的算法也作了改进，以减少所需时钟周期。 采用分段和分页两级存储管理机制 具有BTB方式的转移预测能力 增强了校验能力和机器异常事件的处理能力 具有很好的检测能力和调试能力 2.Pentium 的工作方式 实地址方式 保护虚拟地址方式（保护方式） 虚拟8086方式 系统管理方式 1）实地址方式的特点 寻址机构、存储器管理、中断处理机构均同8086。 操作数默认长度16位。 使用A19～A0寻址1MB物理地址物理地址=线性地址=段寄存器*16+16位偏移量 两个内存保留区： 系统初始化区：FFFF0H～FFFFFH 中断向量表区：00000H～003FFH 2）保护方式的特点 使用A31～A0寻址4GB物理地址空间。用户编程采用虚拟地址（逻辑地址），虚拟地址空间为64TB。存储器采用分段、分页管理。段寄存器的内容作为选择子，通过描述符表实现虚拟地址向线性地址的转换；通过页表实现线性地址向物理地址的转换。 能进行16位运算，也能进行32位运算。 支持多任务，支持两种主要保护类型。 不同任务之间的保护——采用任务隔离LDT指定了独立的虚拟地址空间，隔离了任务间的相互影响达到保护目的。 同一任务内的保护——采用特权级保护任务的4种特权级I/O的两个特权级 3）虚拟8086方式的特点 V86方式的寻址(与保护方式的区别） 寻址的地址空间是1MB；段寄存器的内容作为段值解释；20位存储单元地址由段值乘以16加偏移量构成。 V86方式下的保护（与实地址方式的区别） V86方式下的代码规定在特权级3下运行。 V86可进行多任务操作 V86方式下的分页功能（实地址方式不支持） 只能访问第一个页目录项 页表项最多为256+16=272个 3.Pentium 的原理结构 Pentium 的内部主要包括12个主要部件： 总线接口部件 U流水线和V流水线 数据Cache 代码Cache 指令预取部件 指令译码器 控制ROM 分支目标缓冲器BTB 控制部件 浮点处理部件FPU 分段部件和分页部件 寄存器组 1）U流水线和V流水线 Pentium整数指令采用5段式流水线。 U流水线和V流水线都有： ALU、地址生成电路和与数据cache的接口 两条流水线共用部件 两个预取缓冲器、指令译码器、控制ROM 指令译码器除完成译码指令外，还要完成指令配对检查。 U和V流水线都由5段组成 指令预取（PF） 指令译码（D1） 地址生成（D2） 指令执行（EX） 结果写回（WB） U、V两条流水线不是等价的 V流水线总是接受U流水线的下一条指令 U流水线能执行指令集的任何指令，包括指令前缀； V流水线只能执行简单指令。 若连续的两条指令不能配对，需要U流水线先后执行这两条指令。 发射一对指令必须满足的条件： 两条指令是简单指令 没有RAW和WAR相关性 每条指令不同时含有立即数和相对寻址偏移量 带有指令前辍的指令发射到U流水线。 2）分立的代码cache和数据cache 8KB代码cache和8KB数据cache 代码cache是只读的指令代码，单端口，256位 数据cache是可读写的，双端口，每端口32位，与U，V两条流水线交换整数数据，或组合成一个64位端口与浮点运算部件交换浮点数据。 两个cache与64位数据、32位地址的CPU内部总线相接。 　 3）浮点运算指令流水线 浮点运算指令采用8段式流水线 指令预取（PF） 指令译码（D1） 地址生成（D2） 取操作数（EX） 执行1（X1） 执行2（X2） 结果写回寄存器堆（WF） 错误报告（ER） 一般情况下，只能由U流水线完成一条浮点操作指令；少数情况下，V流水线也能同时完成一条简单浮点数指令。 浮点部件内： 有浮点专用的加法器、乘法器和除法器 有8个80位寄存器组成的寄存器堆，内部的数据总线为80位宽。 支持IEEE 754标准的单、双精度格式及80位临时浮点数。 　4）以BTB实现的动态转移预测 Pentium采用动态转移预测技术，来减少由于转移相关引起的流水线性能损失。 提供的转移目标缓