计算机组成原理第3章课稿.ppt

思考题2：在异步串行传输系统中，假设每秒传输160个数据帧，其字符格式规定包含1个起始位，8位数据位，1个偶校验位，1个终止位，试计算波特率和比特率。 解： 1+8+1+1 = 11位 160*11=1760bps=1760波特 160*8=1280bps = 1280比特 半同步通信 （同步、异步 结合） 以输入数据为例的半同步通信时序 半同步通信特点 同步、异步和半同步三种通信的共同点 同步 发送方 用系统 时钟前沿 发信号 接收方 用系统 时钟后沿 判断、识别 异步 允许不同速度的模块和谐工作 增加一条 “等待”响应信号 WAIT （同步、异步 结合） T1 主模块发地址 T2 主模块发命令 … T3 从模块提供数据 T4 从模块撤销数据，主模块撤销命令 Tw 当 为低电平时，等待一个 T WAIT Tw 当 为低电平时，等待一个 T WAIT 以输入数据为例的半同步通信时序 读 命令 WAIT 地址 数据 时钟 总线传输周期 T1 T2 TW TW T3 T4 半同步通信 半同步通信优点 允许各模块速度的不一致性； 控制方式比异步简单； 全系统各模块在统一系统时钟控制下同步工作，可靠型高； 半同步通信缺点 系统工作速度不高； 适用于系统工作速度不高但又包含了许多工作速度差异较大的各类设备组成的简单系统。 半同步通信特点 一个总线传输周期（以输入数据为例） 主模块发地址 、命令 从模块准备数据 从模块向主模块发数据 总线空闲 占用总线 不占用总线 占用总线 同步、异步和半同步三种通信的共同点 总线使用权在传输周期被主从设备完全占有 充分挖掘系统总线每个瞬间的潜力 主模块 申请 占用总线，使用完后 即 放弃总线 的使用权 从模块 申请 占用总线，将各种信 息送至总线上 一个总线传输周期 子周期1 子周期2 主模块 分离式通信 1. 各模块有权申请占用总线 分离式通信特点 充分提高了总线的有效占用 2. 采用同步方式通信，不等对方回答 3. 各模块准备数据时，不占用总线 4. 总线被占用时，无空闲 小结 总线 是连接多个部件的信息传输线，是各部件共享的传输介质。 总线特性 有机械/物理特性、电气特性、功能特性、时间特性。 总线标准 从ISA总线（16位，带宽15MB/s）发展到EISA总线（32位，带宽33MB/s）和VESA总线（32位，带宽133MB/s），又进一步发展到PCI总线（64位，带宽266MB/s）。 衡量总线性能的重要指标是总线带宽，它定义为总线本身所能达到的最高传输速率。 总线判优控制 解决多个主设备同时竞争总线控制权的问题。采用优先级策略或公平策略，选择其中一个主设备作为总线的下一次主方，接管总线控制权。 集中式控制 将控制逻辑集中在一块，必有一个中央控制器或仲裁器，它受理所有功能模块的总线请求，按优先原则或公平原则。包括链式、计数器和独立请求三种方式。 分布式控制 将控制逻辑分散在与总线连接的各个部件或设备上，不需要中央控制器，每个功能模块都有自己的仲裁号和仲裁器。 总线通信控制 解决通信双方 协调配合 问题 同步通信 异步通信 半同步通信 分离式通信 当前主、从模块完全占有整个总线传输周期 各模块在准备数据的过程中不占用总线，总线占用时都在做有效工作 通信双方由统一时标控制数据传送，总线周期的长度固定。 没有公共时标，不要求所有部件严格的统一操作时间，而是采用应答方式。 有公共时标，但增设了一条“等待”响应信号线，采用插入时钟（等待）周期的措施来协调通信双方的配合。 作业 3.2、3.5 、3.10 3.7、3.8、3.15、3.16 * * * * * * 双总线结构特点 输入/输出总线通过适配器和主存总线相连 主存总线用于处理器和主存储器之间的通信 输入/输出总线为输入/输出设备提供信息 三总线结构1 主存总线 DMA总线 I/O总线 CPU 主存 设备1 设备n 高速外设 I/O接口 I/O接口 I/O接口 … … 主存总线主要用于CPU和主存之间数据交换 I/O总线供CPU与各类I/O设备之间传递信息 DMA总线用于高速I/O设备与主存之间交换信息 优点：大大减少处理器-主存总线负载 三总线结构2 局域网 系统总线 CPU Cache 局部总线 扩展总线接口 扩展总线 Modem 串行接口 SCSI 局部I/O控制器 主存 用于CPU与Cache或与更多的局部设备之间数据交换 与主存、Cache直接相连，并且通过扩展总线接口和扩展总线相连 优点：系