3.2 常用组合逻辑功能部件讲解.pptVIP

* * 全加器的逻辑图和逻辑符号 实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 三、 加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。 2、并行进位加法器（超前进位加法器） 进位生成项 进位传递条件 进位表达式 和表达式 4位超前进位加法器递推公式 加法器的级连 集成4位超前 进位加法器 四、加法器的应用 1、8421 BCD码转换为余3码 BCD码+0011=余3码 2、二进制并行加法/减法器 C0＝0时，B?0=B，电路执行A+B运算；当C0＝1时，B?1=B，电路执行A－B=A+B运算。 注：n为数码的位数 A反=2n-1-A原 A补= A反+1= 2n-A原 即 -A原=A补-2n A原-B原= A原+B补-2n ＝A原+ B反+1 -2n 4选1数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 3.２.4 数据选择器 逻辑图 集成双4选1数据选择器74LS153 选通控制端 为低电平有效，即 时芯片被选中，处于工作状态； 时芯片被禁止，Y=0。 集成8选1数据选择器74LS151 74LS151的真值表 数据选择器的扩展 用数据选择器实现逻辑函数