第3单元VHDL基础61599.pptVIP

第3章 VHDL基础 ENTITY 和 ARCHITECTURE ENTITY 实体名 IS 　　接口信号说明 END 实体名 ; ARCHITECTURE 结构体名 OF 实体名 IS 　　功能描述 END 结构体名; 课后习题3-3 如图所示的是双2选1多路选择器构成的电路MUXK，对于其中MUX21A，当s=‘0’ y=‘a’和s=‘1’ y=‘b’。试用VHDL语言描述出该功能。 MUX21A程序 ENTITY mux21a IS PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one; MUXK程序 ENTITY muxk IS PORT( a1,a2,a3 : IN BIT ; s0,s1 : IN BIT; outy : OUT BIT ) ; END ENTITY muxk ; ARCHITECTURE one OF muxk IS COMPONENT mux21a PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ; END COMPONENT; SIGNAL tmp :BIT; BEGIN U1: mux21a PORT MAP(a2,a3,s0,tmp); U2: mux21a PORT MAP(a=a1,b=tmp,s=s1,y=outy); END ARCHITECTURE one ; MUXK生成的RTL图 例化语句 D触发器 RTL图 例程比较 IF POINTS_B1=1001 THEN POINTS_B1: =0000; IF POINTS_B2=1001 THEN POINTS_B2: =0000; ELSE POINTS_B2: =POINTS_B2+1; END IF; ELSE POINTS_B1: =POINTS_B1+1; END IF; The end. （1）If语句的门闩控制 格式：if 条件句 then 顺序语句 end if; 例：if （en=‘1’) then q =d; end if; 综合后生成锁存器 D en Q q d en （2）If语句的二选控制器 格式： if 条件句 then 顺序语句 else 顺序语句 end if ; 此描述的典型电路是二选一电路： architecture rt1 of mux2 is begin process(a,b,sel) begin if (sel=‘0’) then y=a; else y=b; end if; end process; end rt1; a sel y A S Y b B （3）If语句的多选择控制 if 语句的多选择控制有称为if语句的嵌套 格式：if 条件句 then 顺序语句 elsif 条件句 then 顺序语 ... else 顺序语句 end if; 典型应用（四选一）电路 library ieee; Use ieee.std_logic_1164_all; entity mux4 is port (input: in std_logic_vector(3 downto 0); sel: in std_logic_vector(1 downto 0); y: o