第6单元原理图输入方法.pptVIP

步骤7：编程下载 (1) 下载方式设定。 图6-18 设置编程下载方式 在编程窗打开 的情况下选择 下载方式设置 选择此项下 载方式 步骤7：编程下载 (1) 下载方式设定。 图4-18 设置编程下载方式 (2) 下载。 图6-19 向EF1K30下载配置文件 下载（配置） 成功！ 若键8、7 为高电平 进位“co”为‘1’ 和“so”为‘0’ 选择电路 模式为“6” 模式选择键 步骤8：设计顶层文件 (1) 仿照前面的“步骤2”，打开一个新的原理图编辑窗口 图6-20 在顶层编辑窗中调出已设计好的半加器元件 (2) 完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。 (3) 将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。 (4) 编译此顶层文件f_adder.gdf，然后建立波形仿真文件。 图6-21 在顶层编辑窗中设计好全加器 (5) 对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。 (6) 锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。 图6-22 1位全加器的时序仿真波形 4.1.2 设计流程归纳 图6-23 MAX+plusII一般设计流程 6.1.3 补充说明 1. 编译窗口的各功能项目块含义 Compiler Netlist Extractor Database Builder Logic Synthesizer Partitioner Timing SNF Extractor Fitter Assembler 2. 查看适配报告 6.2 2位十进制数字频率计设计 6.2.1 设计有时钟使能的两位十进制计数器 (1) 设计电路原理图。 图6-24 用74390设计一个有时钟使能的两位十进制计数器 (2) 计数器电路实现 图6-25 调出元件74390 图6-26 从Help中了解74390的详细功能 74LS290二—五—十进制计数器 ★ ① FF0构成T’ 触发器，完成二进制计数，时钟为CP0 ② FF1~FF3五进制异步计数器，时钟为CP1 ③将Q0接CP1则构成十进制异步计数器，时钟为CP0 ④利用直接置1端S和直接置0端R，实现直接置0和直接置9 当R01=R02=1时，Q0Q1Q2Q3直接置0000； 当S91=S92=1时，Q0Q1Q2Q3直接置1001； CP0 Q0 Q1 Q2 Q3 FF0 S 1J C1 1K R FF1 1J C1 1K ≥1 R FF2 1J C1 1K ≥1 R FF3 1J S C1 R 1K S91 S92 R01 R02 CP1 (3) 波形仿真 图6-27 两位十进制计数器工作波形 6.2.2 频率计主结构电路设计 图6-28 两位十进制频率计顶层设计原理图文件 图6-29 两位十进制频率计测频仿真波形 6.2.3 测频时序控制电路设计 图6-30 测频时序控制电路 图6-31 测频时序控制电路工作波形 6.2.4 频率计顶层电路设计 图6-32 频率计顶层电路原理图(文件：ft_top.gdf) 图6-33 频率计工作时序波形 6.2.5 设计项目的其他信息和资源配置 (1) 了解设计项目的结构层次 图6-34 频率计ft_top项目的设计层次 (2) 了解器件资源分配情况 图6-35 适配报告中的部分内容 图6--36 芯片资源编辑窗 (3) 了解设计项目速度/延时特性 图6-37 寄存器时钟特性窗 图6-38 信号延时矩阵表 (4) 资源编辑 (5) 引脚锁定 图 6-39 Device View窗 * * 第 6 章 原理图输入设计方法 6.1 1位全加器设计向导 6.1.1 基本设计步骤 步骤1：为本项工程设计建立文件夹 注意： 文件夹名不能用中文，且不可带空格。 为设计全加器 新建一个文 件夹作工作库 文件夹名取为 My_prjct 注意，不可 用中文！ 步骤2：输入设计项目和存盘 图6-1 进入MAX+plusII，建立一个新的设计文件 使用原理图输入 方法设计，必须 选择打开原理图 编辑器 新建一个设 计文件 图6-2 元件输入对话框 首先在这里用鼠标 右键产生此窗，并 选择“Enter Symbol” 输入一个元件 然后用鼠标双 击这基本硬件库 这是基本硬件库 中的各种逻辑元件 也可在这里输入 元件名，如2输 入与门AND2，输 出引脚： OUTPUT 图6-3 将所需元件全部调入原理图编辑窗 连接好的原理图 输出引脚： OUTPUT 输入引脚： INPU