ALU模块设计文档.doc

版本信息 版本 日期 描述 作者 1.0 20/03/2015 ALU模块设计文档 刘有耀 封面版本信息必须与本页最后版本保持一致。 ALU模块设计方案 算术逻辑运算器（ALU）是数字计算机中执行加、减等算术运算，执行与、或等逻辑运算，以及执行比较、移位、传送等操作的功能部件，本模块实现32位的ALU。本文描述MIPS单周期处理器的ALU模块的功能、接口、时序及其实现。 1 功能 ALU主要完成： 有符号数的加减运算 无符号数的加减运算 与、或逻辑运算 算术右移 逻辑左移、右移 有符号小于置1运算 无符号小于置1运算 2 接口说明 表1 ALU接口信号定义 信号名称 方向 含义 ALU_DA[31:0] IN ALU第一个输入数据端口，32位宽度 ALU_DB[31:0] IN ALU第二个输入数据端口，32位宽度 ALU_CLT[3:0] IN ALU运算功能编码，12种指令需要4位编码 ALU_SHIFT[4:0] IN ALU移位次数 ALU_ZERO OUT 运算结果全零标志 ALU_OverFlow OUT 有符号运算溢出标志 ALU_DC[31:0] OUT ALU运算结果 3 时序说明 4 实现方案 算术逻辑运算器（ALU）的具体实现方案如图1。分析图1的功能，并按功能要求将图1补充完整（即与逻辑和移位功能的实现）。 图1 ALU实现方案 表1 ALU控制信号 SUBctr = ALUctr2（作为加减控制信号，同时作为与或控制信号） ANDctr = ALUctr0 OVctr = !ALUctr1ALUctr0 SIGctr = ALUctr0 OPctr1 = ALUctr2 ALUctr1 OPctr0 = （!ALUctr2 ALUctr1 !ALUctr0）| ALUctr3 根据（Opctr=2’b11时作为移位输出选择）、ALUctr3:0==4’b10000逻辑左移，ALUctr3:0==4’b10001逻辑右移，ALUctr3:0==4’b10010算术右移等要求修改补充表1。 5 电路设计描述 module (ALU_DA,ALU_DB,ALU_CLT,ALU_SHIFT,ALU_ZERO,ALU_OverFlow,ALU_DC) input [31:0] ALU_DA; input [31:0] ALU_DB; input [3:0] ALU_CLT; input [4:0] ALU_SHIFT; output ALU_ZERO; output ALU_OverFlow; output [31:0] ALU_DC; reg [31:0] ALU_DC; wire [1:0] OPctr; wire SUBctr; wire ANDctr; wire OVctr; wire SIGctr; reg [31:0] SLL_M,SRL_M,SRA_M; assign SUBctr = ALUctr[2]; assign ANDctr = ALUctr[0]; assign OVctr = !ALUctr[1]ALUctr[0]; assign SIGctr = ALUctr[0]; assign OPctr1 = ALUctr[2] ALUctr[1]; assign OPctr0 = ?!ALUctr[2] ALUctr[1] !ALUctr[0]?| ALUctr[3]; always //SRL begin case(ALU_SHIFT) 5b00000:SRL_M[31:0]=ALU_DA[31:0]; 5b00001:SRL_M[31:0]={1b0,ALU_DA[31:1]}; 5b00010:SRL_M[31:0]={2b0,ALU_DA[31:2]}; //..... 5b11111:SRL_M[31:0]={31b0,ALU_DA[31]}; default: SRL_M[31:0]=ALU_DA[31:0]; endcase end always //SLL begin case(ALU_SHIFT) 5b00000:SLL_M[31:0]=ALU_DA[31:0]; 5b00001:SLL_M[31:0]={ALU_DA[30:0],1b0}; 5b00010:SLL_M[31:0]={A