一种高速自偏置PLL+中VCO+的设计与实现.pdfVIP

2008年伞围高性能计算学术年会 一种高速自偏置PLL中VCO的设计与实现 潘达杉马艳黄永勤 (江南计算技术研究所无锡214083) 摘要：本文介绍了一种高速自偏置PLL模块中 自偏置锁相环针列传统锁相环的局限性做了 一种由五个差分延迟单元组成的环形VCO，该 优化，其优点是可以在很宽的频率范围内跟踪带 VCO是一种高性能PLL的关键组成部分，用于宽，使带宽和1作频率的比值成为一个定值。这 产生片上高频信号，它实现了高带宽和高抗噪能 样既提高锁相环的『：作频率范围又降低了抖动。 力，文中通过仿真对此进行了验证。，该电路在叫3 通常，PLLm鉴相器、电荷泵、环路过滤器 “mCMOS工艺下完成设计和仿真。 和压控振荡器(VCO)组成VCO是PLL中达到 关键词：PLLVCO高带宽抗噪 低输卅抖动和优良的总体性能的关键部件。：目前 有多种形式的VCO实现方式。 ·基于LCbank的VCO：这种形式的电路有很 高的抗噪声能力和低相位噪声输卅。然而它通常 一～ 有一个很严格的调整范围，凼而很难应用于I(：： ·基于松弛振荡的VC()：对于这种形式的电 一一 ～～ 路，其频率通常依赖于在一定电压范围内电容的 冲放电的速率。：它对突然变化的电压非常敏感， 凶此1。作频率范围很窄； ·基于相位移动振荡的VC()，也称为环形振 荡器。它是山延迟单元加上延迟单元问的反向反 馈所组成的一个环，可以利用对频率的线性控制 来产生很宽的频率范围。 本文设计fl々vc{)采用了第三种结构实现。利 用差分延迟单元实现高可操作带宽、高抗噪声能 一～一一一一～ ～ 力，并在0．13¨inCMOS／『‘艺下完成设计与仿真。 一一～～～一一～～一一～一 一～眦～一一～一一一一一一姆一 2 VCO的结构原理 一个简单的振荡器能产生周期性的、电压形 1 引 言 式的输出，同时电路在保持持续不断输卅时并不 存在输入，如图l所示的增益负反馈电路： 随着时钟周期的减小和对时钟抖动的要求越 来越严格，低抖动锁相环的设计越来越成为一项 挑战。为了减小抖动，需要提高锁相环带宽。然 而锁相环带宽受到很多■‘艺【园索的影响。同时为 了提高锁相环的稳定度，带宽只能被设定在最低 的r作频率范围内，这导致传统PLL具有较窄的 网J简单的反馈系统 1：作频率范围和较差的抖动性能等问题。 一种高速白偏置PLL中VCO的设计与实现 如果一个反馈电路的环路增益满足两个条件