加法器及应用实验研讨.pptx

加法器及其应用实验 一、实验目的: 1．掌握组合逻辑电路的设计方法。 2．理解半加器、全加器的设计原理和进位关系。 3．熟悉74LS283的逻辑功能及使用方法。 加法器及其应用实验 二、实验设备、器材： 1．THD-1型数字电路实验箱 2．器材：74LS00（4―2输入与非门） 74LS08（4―2输入与门） 74LS20（2―4输入与非门） 74LS86（4―2输入异或门） 74LS283（四位并行全加器） 加法器及其应用实验 加法器及其应用实验 三、实验原理 加法： 求数与数之和的运算。 加法器: 实现加法运算的电路。 二进制加法运算规则：逢二进一 0+0=0 0+1=1 1+0=1 1+1=0 产生进位1 一位加法器 1. 半加器 半加：将两个一位二进制数相加，不考虑来自低位的进位。 半加器：实现半加运算的电路。 加法器及其应用实验 一位加法器（半加器、全加器）； 多位加法器 加法器分类： 半加器真值表 逻辑表达式 (b) 半加器逻辑符号 (a) 半加器逻辑图 加法器及其应用实验 2 . 全加器 全加： 将两个一位二进制数及来自低位的进位数一起 进行相加的运算。 加法器及其应用实验 全加器: 实现全加运算的电路。 全加器的真值表、逻辑表达式 输 入 输 出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器逻辑图、逻辑符号 加法器及其应用实验 多位加法器： 两个多位二进制数相加，需要多个一位全加器级联实现。 1. 串行进位加法器 运算速度慢，最不利时做一次加法运算要经过n个全加器的传输延迟时间。但电路结构简单。 2. 超前进位加法器 （并行进位加法器） 进位函数： 由此可知，当加数Ai、 Ai-1… A0及Bi、 Bi-1… B0确定之后，用三级逻辑门电路即可同时产生CO0～COi。 若将AiBi定义为Gi，同时将Ai+Bi定义为Pi，则COi表达式可改写成: 优点： 运算速度快 缺点： 电路结构复杂 超前进位加法器 3. 超前进位加法器 74HC(LS)283 加法器应用 1. 8421BCD码→余3码转换 由表格可知 ： 余3码= 8421BCD码+0011 8421BCD码=余3码 – 0011 =余3码 +1101 2. 四位二进制数全加/全减运算 当M＝0时, 执行A+B； M＝1时, 执行A－B。 若实现两位二进制全加/全减运算，只需用四个二输入异或门，被加/减数为A1A0，加/减数为B1B0, 和/差从S1S0输出，进/借位从S2输出。CI为来自低位的进/借位。 3、8421BCD码加法运算 故修正条件为: 74HC283(1)输出大于9时： 74HC283(1)输出大于15后: S3 S2 S1 S0 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1. 用74HC283构成一个8421BCD码→余3码转换电路。 2. 用74HC283构成一个余3码→8421BCD码转换电路。 3. 用74HC283及适当门电路实现两个两位二进制数全 加/全减运算。 4. 用两片74HC283及适当门电路实现两个8421BCD码 求和运 算，结果仍为8421BCD码。(老师验收) 5. (选做)用74HC283及适当门电路设计Y1Y0×X1X0的乘法电路。 实验内容: （注：每个电路各记录三组数据。 ） 加法器及其应用实验 思考题： 用一片74HC283和必要的门电路设计一个4位二进制数→ 8421BCD码的变换电路。 （提示：4位二进制数表示的十进制数范围为0~15，其8421BCD码需用5位二进制数表示。