第3周大课嵌入式系统设计与实践-数电解说.pptVIP

* 第3章 数字电子系统设计 JK触发器 逻辑符号 触发脉冲下降沿翻转 功能表 特性方程 还有下降沿触发的触发器，逻辑符号时钟端上无小圈 4、数字电路基础(时序逻辑电路) * 第3章 数字电子系统设计 JK触发器 4、数字电路基础(时序逻辑电路) * 第3章 数字电子系统设计 双输入端如J1、J2之间为逻辑与的关系，即J＝J1J2 4、数字电路基础(时序逻辑电路) 为异步清零和异步置1端，不需要时钟控制。不用的时候接1. * 第3章 数字电子系统设计 D触发器 4、数字电路基础(时序逻辑电路) 逻辑符号 表示上升沿触发 特性方程 特性表 D 说明 0 0 置0 1 1 置1 * 第3章 数字电子系统设计 计数器 分类： 同步、异步计数器 二进制、十进制、任意进制计数器 加法、减法、可逆计数器 在此主要介绍集成计数器及应用 4、数字电路基础(时序逻辑电路) * 第3章 数字电子系统设计 集成同步四位二进制计数器74LS161 4、数字电路基础(时序逻辑电路) 二进制加法计数器状态表 CP CP 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 8 9 10 11 12 13 14 15 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 * 第3章 数字电子系统设计 74LS161 4、数字电路基础(时序逻辑电路) 为异步清零端，只要 有效（低电平），不管其它输入端的信号为何值，都将使计数器的输出为零 为同步置数端，当 有效（低电平），同时CP的上升沿来到时，计数器将预置数端D3D2D1D0的数据送到输出端 74LS161的功能表 CP EP ET 工作状态 × ↑ ↑ ↑ ↑ 0 1 1 1 1 × 0 1 1 1 × × × × 0 1 × 0 1 1 清 零 预 置 数 保持(包括C的状态 保持（但C=0） 计 数 * 第3章 数字电子系统设计 集成同步十进制计数器74LS160 4、数字电路基础(时序逻辑电路) 二进制加法计数器状态表 CP CP 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 8 9 10 1 0 0 0 1 0 0 1 0 0 0 0 74LS160的逻辑符号和功能和74LS161完全一样，其差别仅在74LS161是十六进制，而74LS160是十进制，它的进位是在当 Q3Q2Q1Q0＝1001时产生。 * 第3章 数字电子系统设计 任意进制计数器实现 扩展容量：两片74LS160级连可以构成100进制，两片74LS161级连可以构成256进制。 4、数字电路基础(时序逻辑电路) * 第3章 数字电子系统设计 清零法构成任意进制 利用74LS160、161的清零端 用计数循环中的最高状态SM译码产生清零信号 4、数字电路基础(时序逻辑电路) 由于清零不需要时钟控制，故产生清零的最高状态SM不稳定，不能作为稳定的计数状态 稳定的计数状态是从0000-SM-1，有M个状态 嵌入式系统设计与实践 * 嵌入式系统设计与实践 复 习 1、基本电路的原理及其特性 * 第3章 数字电子系统设计 最基本的逻辑电路有三种：与、或、非 与Y＝AB 有0出0.全1才1 或Y＝A+B 有1出1,全0才0 非 输出和输入相反 4、数字电路基础(基本逻辑电路) 真值表 输入 输出 A B Y＝AB Y＝A+B 0 0 0 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 1 0 * 第3章 数字电子系统设计 各组均有0出1；某组全为1出0 相同出1 相异出0 相同出0 相异出1 有1出0 全0出1 有0出1 全1出0 逻辑 规律 1 0 0 1 0 1 1 0 1 0 0 0 1 1 1 0 0 0 0 1 1 0 1 1 　Y 　Y 　　Y 　Y A B 真 　　 值 表 （真值表略）　 逻辑 符号 函数式 与或非 同或 异或 或非 与非 ⊙ 4、数字电路基础(基本逻辑电路) * 第