数位逻辑实习―CPLD.doc

组合逻辑应用实习 数字逻辑有「组合逻辑」及「顺序逻辑」两种，它们电路最主要的不同在于「组合逻辑」的输出仅随输入的改变而改变，与前一级的输出无关，但「顺序逻辑」则不同，它的输出不仅与现在的输入有关，也同时与前一级的输出状态有关。 一. 编码器 编码器(Encoder)是一种将2n个输入信号转换为n位的二进制输出信号的数字电路，一般都以m对n线(m×n)编码器来表示，其中m代表输入端的数目，n代表输出端的数目，而且m≧n，其方块图如图所示。 以一个4对2的编码器为例，假设Eo、El、E2及E3为输入端，A、B为输出端，则有下列四种状态，其真值表如下： 布尔代数式为： A=E2+E3 ； B=E2+E3 。 图上为4对2编码器的电路图。 由真值表与布尔数式的组合情况可得知，输入端的开关不可同时导通(为 1 )，否则会产生输出错误的情况如El与E2导通时，得到输出端A=B=l，与E3导通时的结果一样，造成编码错误。为解决这个问题，则须使用优先编码器。 优先编码器 优先编码器是指有两个或两个以上输入时，只选择较高优先权的进行编码，称为优先编码器。常用的优先编码器1C有74147与74148。 1.74147编码器 74147为十线对BCD码的编码器，输入与输出都为低电位动作，优先权的顺序为9~ 1。当9的输入端为0时，不论其它输入端为何，其输出端DCBA皆为0110。对74147而言，其输出端为补码型态输出，要得到原态输出，只要在输出端加非门即可。74147的接脚图与真值表如下： (1)接脚图 (2)真值表 2.74148为8对3的编码器 74148为8对3的编码器，输入与输出都为低电位动作，优先权的顺序为9~ 1，74148的接脚图与真值表如下。 (1)接脚图 (2)真值表 ※ 实习单元 一、使用仪器：CPLD数字逻辑实习板 (ALTERA MAX7000S－EPM712884-15) 二、实习项目：编码器电路实验 1. 由基本逻辑闸组成编码器电路图 (1)使用MAX+plusIl 软件的绘图法画出下面编码器的电路图。 (2)使用MAX+plusII软件的功能仿真画出输入(I0、I1、I2与I3)与输出(A、B)的波形图。 (3)将电路图指定接脚后烧录到CPLD数字逻辑实习板后，完成下面4对2线编码器的真值表，并验证真值表与波形图是否一样? 2.74148 8对3线编码器 (1)使用MAX+plusII软件的绘图法画出下面8对3线74148编码器的电路图。 (2)使用MAX+plusII 软件的功能仿真画出输入(0~ 7)与输出的波形图。 (3)将电路图指定接脚后烧录到CPLD数字逻辑实习板后，完成下面74148编码器的真值表，并验证真值表与波形图是否一样 ? 3.74147十进制对BCD码编码器 (1)使用MAX+plusII软件的绘图法画出下面74147十进制对BCD码的电路图。 (2)使用MAX+plusII软件的功能仿真画出输入与输出的波形图 (3)将电路图指定接脚后烧录到CPLD数字逻辑实习板后，完成下面74147十进制对BCD码的真值表 ，并验证真值表与波形图是否一样 ? 三、实习心得： 二. 译码器 译码器(Decoder)是一种将n位的2进位输入码转换成2n个输出的逻辑电路，其输入线有n条输出线有m条，且m≦2n，称为n对m线或(n×m)译码器，其方块图如图所示。在逻辑电路中译码器的种类很多，如二进制对十进制、BCD码转十进制或BCD码的显示器等。 二线对四线译码器 以一个2对4线的译码器为例，假设致能控制E，A、B为输入端，D0、D1、D2及D3为输出端，则有下列四种状态： 1.当 E=0，A=X、B=X 时，全部输出为0。 2.当 E=l，A=0、B=0 时 ，D0 输出为1，其它输出为0。 3.当 E=l，A=0、B=l 时 ，Dl 输出为1，其它输出为0。 4.当 E=l，A=l、B=0 时 ，D2 输出为1，其它输出为0。 5.当 E=l，A=l、B=l 时 ，D3 输出为1，其它输出为0。 (1)真值表如右： (2) 布尔代数式： D0 = ； Dl = ； D2 =； D3=EAB 。 (3) 二线对四线译码器逻辑电路图如右图所示： 目前常用的译码器IC有下列几种： 1. 2对4线译码器： 74139 2. 3对8线译码器： 74138 3. 4对16线译码器： 74154 4. BCD码译码器： 7442，7447，7448 74138译码器 74138为3对8线的译码器，由Gl与G2A、G2B控制，当Gl为高电位，G2A、G2B为低电位时