第6章时序逻辑电路探究.ppt

第6章 时序逻辑电路 时序逻辑电路结构特点 时序逻辑电路的分析方法 常用的中规模集成芯片的功能以及应用 时序逻辑电路的设计方法 6.2.2 寄存器、移位寄存器 6.2.3同步计数器 3、异步二——五——十进制计数74LS290 功能说明 逻辑符号 3、异步二——五——十进制计数74LS290 CP0 CP1 Q3 Q2 Q1 Q0 R01 R02 S91 S92 74LS290 用作十进制时的连线 CP0 CP1 Q3 Q2 Q1 Q0 R01 R02 S92 S91 74LS290 3、异步二——五——十进制计数74LS290 CP1 CP0 Q0 Q1 Q2 Q3 R01 R02 S92 S91 74LS290 CP CP 8421BCD计数器 5421BCD计数器 6.3 时序逻辑电路设计 6.3.1同步时序逻辑电路设计的一般步骤 1、逻辑抽象：得出电路的状态转换图或状态转换表 2、状态分配,选定触发器 3、 求出电路的状态方程、 驱动方程和输出方程。 5、根据驱动方程和输出方程画出逻辑图 4、检查电路能否自启动。 例6-1 ：设计一个串行数据检测器，当输入序列中连续输入4个1时，电路输出1，其它输入情况下，电路输出0。 1、进行逻辑抽象 令输入变量为X，输入后的状态为S： 输入 X 状态S 没有输入1 以前 输入一个1 连续输入两个1 S2 连续输入三个1 S3 S0 S1 6.3.1同步时序逻辑电路设计的一般步骤 2、给状态编码 1）确定触发器的位数 2）编码 可选： 两位触发器的输出Q2Q1有00、01、10、11 四种状态， 00 01 11 S0 （编码） （状态） S1 S2 代表： 由于状态数M=4 ， 所以,用两位触发器。 10 S3 6.3.1同步时序逻辑电路设计的一般步骤 00 01 10 11 Q2Q1 X/Y 1/0 0/0 1/0 1/1 1/0 0/0 0/0 0/0 电路的状态转换图 6.3.1同步时序逻辑电路设计的一般步骤 4、分解卡诺图，写状态方程 Q2n+1= XQ1+XQ2 3、填次态/输出卡诺图 Q1n+1= XQ2 Y = XQ2Q1 00/0 00/0 00/0 00/0 01/0 11/0 10/0 10/1 00 01 11 10 X Q2Q1 0 1 0 0 0 0 0 1 1 1 00 01 11 10 Q2Q1 Q2n+1 X 0 1 0 0 0 0 1 1 0 0 00 01 11 10 Q2Q1 Q1n+1 X 0 1 0 0 0 0 0 0 0 1 00 01 11 10 Q1Q0 X Y 0 1 Sn+1/y卡诺图 6.3.1同步时序逻辑电路设计的一般步骤 5、确定触发器类型，写驱动方程和输出方程。 用JK触发器，则状态方程化为： Q2n+1= (XQ1)Q2+XQ1 驱动方程： J2 = XQ1 ，K2 = X 输出方程 ： 6、根据驱动方程和输出方程画逻辑图 Q1n+1= (XQ2)（Q1+Q1） 6.3.1同步时序逻辑电路设计的一般步骤 J1 = XQ2 ，K1 = XQ2 Y = XQ2Q1 6.3.2 同步计数器的设计 要求 ：1）用小规模集成电路（触发器和门电路）设计。 2）计数器应能自启动 3）电路应力求简单 例 6-6:设计一个六进制计数器 1.状态图 6.3.2 同步计数器的设计 选择移存型编码 000-001-011-111-110-100 2.状态编码 3.求状态、输出方程 4.检查自启动、修改设计 6.3.2 同步计数器的设计 选择D触发器 4.选择触发器、求驱动方程 5.画图 6.3.2 同步计数器的设计 例6-7 1.状态图 2.状态编码 3.求状态、输出方程 10 11 01 00 00 01 11 10 10 11 01 00 00 01 11 10 10 11 01 00 00 01 11 10 10 11 01 00 00 01 11 10 6.3.2 同步计数器的设计 例6-7 选择JK触发器 4.选择触发器、求驱动方程 5.画图 6.3.3异步时序逻辑电路的设计方法 异步时序电路的设计要求各触发器的时钟方程。 （1）根据设计要求，列出原始状态转移图; （2）进行状态编码后，列出状态转换表; （3）选择各触发器的时钟方程，即为各触发器选择时钟信号。 为触发器选择时钟信号的原则是： ①触发器状态需要翻转时