IC知识培训摘要.ppt

集成电路的封装形式（五） TO:TOP UP (TO92，TO251，TO252，TO263，TO220) SOT: Small Outline Transistor 封装原材料（一） 【Wafer】晶圆 封装原材料（二） 【Lead Frame】引线框架 封装原材料（三） 【Gold Wire】焊接金线 0.8mil，1.0mil，1.3mil，1.5mil和2.0mil 封装原材料（四） 【Epoxy】银浆—环氧树脂 封装原材料（五） 【Mold Compound】塑封料/环氧树脂 IC封装工艺流程 Wafer Grinding 磨片 Wafer Sawing 划片 切割过程中需要用DI离子水冲去切割产生的硅渣和释放静电，DI离子水由CO2纯水机制备。将二氧化碳气体溶于去离子水中，降低水的阻抗，从而利于释放静电。 Bare Die出货： 切割分为半切和全切两种。半切是切割4/5晶圆厚度，不会切透晶圆，然后用机械方式（铜棒滚过）使其自动裂口形成独立die。这种方式费用低，一般用于挑粒装盒的方式中，可以不用贴蓝膜，但容易发生背崩。全切即将晶圆切透，切割前要贴膜，会切割到蓝膜。这种方式一般用在选择晶片留蓝膜上出货的客户。 新工艺：紫外激光晶圆划片 Wafer Inspection 晶圆品检 Die Attach 装片（一） Die Attach 装片（二） Pre Curing 前固化 Wire Bonding 键合（一） Wire Bonding 键合（二） Wire Bonding 键合（三） QC Gate 工序关卡 Molding 包封（一） Molding 包封（二） Post Mold Cure 模后固化 De-Flash 去溢料 Marking 印码 Plating 电镀 Post Annealing Bake 电镀退火 Trim Form 切筋成型（一） Trim Form 切筋成型（二） （1）去纬（Trimming）：是指利用机械磨具将脚间金属连杆切除。 （2）去框（Singulation）：是指将已完成印章制程之Lead Frame以冲模的方式将Tie Bar切除，使Package与Lead Frame分开，以方便下一个制程作业。 Trim Form 切筋成型（三） （3）成型（Forming） Final Test 成品测试 Packing 包装 将完全封装好及经过FT测试合格之晶片放入承载盘或者真空塑胶管内，保证晶片有符合规格之存放环境，并便于后续运输。 Thank you！ 外延生长（续） 金属有机物气相外延生长（MOVPE： Metalorganic Vapor Phase Epitaxy） 金属有机物气相外延生长：开始于20世纪60年代后期，使用III族元素有机化合物和V族元素氢化物。 是一种冷壁工艺，只要将衬底控制在一定温度就可以了. 化合物半导体：GaAs、GaN等 分子束外延生长（MBE：Molecular Beam Epitaxy） 生长厚度有原子级精度。在超高真空中进行，产生轰击衬底生长区的III、V族元素的分子束生长外延层。几乎可以在GaAs基片上生长无限多的外延层，衬底在垂直方向上的结构变化具有特殊的物理性质。 英国VG Semicom公司型号为V80S-Si的MBE设备关键部分照片 化学气相沉积（CVD） 化学汽相沉积(Chemical Vapor Deposition)：通过气态物质的化学反应在衬底上沉积一层薄膜材料的过程 CVD技术特点： 具有沉积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点 CVD方法几乎可以沉积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等 常压化学汽相淀积(APCVD) 低压化学汽相淀积(LPCVD) 等离子增强化学汽相淀积(PECVD) 金属有机物化学气相沉积(MOCVD) MOCVD III-V材料的MOCVD中，所需要生长的III，V族元素的源材料以气体混和物的形式进入反应炉中已加热的生长区里，在那里进行热分解与沉淀反应。 MOCVD与其它CVD不同之处在于它是一种冷壁工艺，只要将衬底控制到一定温度就行了。 GaAs采用MOCVD同质外延技术进行生长（衬底温度600~800℃），GaN采用异质外延技术（衬底温度900~1200℃ ） Aixtron 2400G3HT MOCVD系统 掩膜制版（光罩） 在外延的晶圆上，工程师可以开始集成电路制造的一系列工序: (1)电路设计工程师为集成电路的制造设计出了一系列物理定义的抽象表达 ? 版图。 (2