一种占空比可调的两相非重叠时钟发生器_0000剖析.doc

 一种占空比可调的两相非重叠时钟发生器★ 张学敏， 王卫东 （桂林电子科技大学信息与通信学院， 广西桂林５４１００４） 摘要， 本文通过调谐压控振荡器输出信号的占空比， 直接产生了两相非重叠时钟信号。 这一设计集振荡信号发生 与非重叠时钟产生于一身， 突破了传统标准电路的设计思路。本项工作获得了２０％～８０％的信号占空比可调范围， 同时还实现了两相信号之间不重叠时间间隔的可调谐。利用ＳＭＩＣ０．１８ＬＬｍ１Ｐ６ＭＣＭＯＳ工艺， 所需电源电压为１． ８Ｖ，整个电路仅需３０个晶体管。 关键词ｔ不重叠时钟发生器； 压控振荡器（ＶＣＯ）； 可调占空比； 宽频率范围 中圈分类号 ＴＮ４９２ 文献标识码ｔ Ａ １ 引言 开关电容 （ＳＣ）技术是ＣＭＯＳ超大规模集成电路中的热点。 ＳＣ电路不仅广泛应用于模拟信号处 理（如滤波器、开关电容ＤＣ． ＤＣ转换器和电压比较器等），还渗入到混合信号模块（如模数转换器、∑．△调制器和采样模拟结构）［¨。而非重叠时钟发生器被用来控制电容充放电的开关，是ＳＣ电路的核心模块之一。 传统的非重叠时钟发生器设计采用与／或非门以及反相器链组成延时单元。 尽管以往的学者对非重叠时钟发生器提出了不同的设计方法 ［２川， 但是其中的时钟电路模块大都独立于输入信号发生器，因此均只能算是整形电路。在这些电路中，定义非重叠时钟对（ｃｌｋｌ， ｃｌｋ， ）属性的参数， 比如占空比、非重叠时间间隔Ａｒ［ｃｌｋ。， ｃｌｋ：］和上升／下降时间都依赖于延迟单元的构成。一旦电路集成，这些参 数将不能改变。 在此种传统设计的概念范畴内， 基础电路只限于中到高频率的应用。 有研究者提出适 于低频率应用的电路设计，但随着所要振荡频率的增加，所需的晶体管数也相应增加，甚至达到上百个晶体管【”。有的研究者意识到了振荡器与时钟一体化的重要性，提出运用数控振荡器（ＤＣＯ）结构来实现从振荡信号发生到非重叠时钟产生的全过程。但 是，为了控制非重叠时钟对的属性，此设计采用了ＤＣＯ、 ‰－圪，， 非电平转换常器以及复其它杂一些数字电【路，４使】得电路。结构变—得 、％—气门％。，Ｑ  传输门作为可调电阻Ｒ，。【５］如图１（ａ）所示。控制 ＮＭＯＳ管和ＰＭＯＳ管的栅压之和为％。 为了保证此 栅压之和％不变， 可用两个相同的ＰＭＯＳ管构成输 入控制电路［６１。通过调节输入控制电压（圪，，）而改变 晶体管的工作区域， 使传输门在导通状态和截止状态 间转换。因此，传输门等效电阻随之改变。图ｌ（ｂ）是 ＣａｄｅｎｃｅＳｐｅｃｔｒｅ仿真下的传输门等效电阻与栅压之间 图２ 带输入控制电路的３级ＴＧ—ＶＣＯ 的函数关系。 ＴＧ． ＶＣＯ如图２所示，Ｍ１和Ｍ２构成输入控制电路。Ｎ＿过ｉｇｔ节输入控制电压‰，传输门等效电阻、由反相器和传输ｆ－ｉ组成的延时单元都可改变。因此，输 ２亦 丘２丽１ “） 其中Ｎ为延迟单元数， ｒ为每个单元的延时，Ｇ。为反相器的 跨导，Ｒ堙为传输门等效电阻，ｃｇ为寄生电容。因为Ｇ。和 图３非重叠时钟发生器的系统框图 比为∥。 ／∥，≈４。因此，对于同样沟道长度的ＮＭＯＳ和ＰＭＯＳ ＴＧ． ＶＣＯ的输出信号进行不同占空比的调节， 从而使ＶＣＯ直接输出两相不重叠时钟。 整体设计的系 饱和区， Ｍ１５和Ｍ１６、 Ｍ１７和Ｍ１８所构成的反相器等效电阻模型如图 ５所示， 图５两个并联反相器节点电压Ｋ可通过下式计算： （Ｍ１；和Ｍ１６．．， ｐ｜ｌＤ Ｍ１７和Ｍ１８）等 Ｋ＝———土盟上塑—一．‰” （２） 效电阻的模型 。 ＩＩ Ｒ１５ Ｒ１７＋尺１６｜ＩＲ１８ 尺为ＭＯＳ管的导通电阻（ｏｎ—ｒｅｓｉｓｔａｎｃｅ）， 其中蜀７和Ｒ１８可看作可变电阻。调节吃。来控制Ｒ１。和Ｒ１８的阻值， ％的值也随之改变。因此，Ｍ１５和Ｍ１６组成的反相器的反转点可被屹。控制， 由此可对ＴＧ－ＶＣＯ 第１期 张学敏等：一种占空比可调的两相非重叠时钟发生器输出信号的占空比进行调节。 ４ 非重叠时钟发生器的实现 比