3、第三章计算机内存答辩.ppt

  1. 1、本文档共54页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第三章 了解内存 第三章 了解内存 第三章 了解内存 第三章 了解内存 第三章 了解内存 第三章 了解内存 第三章 了解内存 第三章 了解内存 第三章 了解内存 第三章 了解内存 (7) DDR3内存 DDR3内存相对于DDR2内存,其实只是规格上的提高,并没有真正的全面换代的新架构。DDR3同DDR2接触针脚数目相同。 DDR3在大容量内存的支持较好,而大容量内存的分水岭是4GB这个容量,4GB是32位操作系统的执行上限 当市场需求超过4GB的时候,64位CPU与操作系统就是唯一的解决方案,此时也就是DDR3内存的普及时期。DDR3 UB DIMM 2007进入市场,成为主流时间点多数厂商预计会是到2010年。 (7) DDR3内存 提升带宽是DDR3内存的核心使命 DDR2内存其频率需要可以达到1066MHz这样的极端频率,但它的良率及成本都不理想 DDR3内存的起跑频率就已经是在1066MHz DDR3内存即将推出1600/2000MHz带宽可以达到16GB/s 双通道内存方案则可以达到32GB/s的理论带宽值 降低功耗为业界造福 第三章 了解内存 第三章 了解内存 第三章 了解内存 第三章 了解内存 第四章 了解内存 第四章 了解内存 第四章 了解内存 第四章 了解内存 8、总延迟时间 第四章 了解内存 第四章 了解内存 第四章 了解内存 第四章 了解内存 SPD的作用是什么   启动计算机后,主板BIOS就会读取SPD中的信息,主板北桥芯片组就会根据这些参数信息来自动配置相应的内存工作时序与控制寄存器,从而可以充分发挥内存条的性能。上述情况实现的前提条件是在BIOS设置界面中,将内存设置选项设为“By SPD”。当主板从内存条中不能检测到SPD信息时,它就只能提供一个较为保守的配置。    第四章 了解内存 第四章 了解内存 当开机时PC的BIOS将自动读取SPD中记录的信息,并为内存设置最优化的工作方式,它是识别PC100内存的一个重要标志。很多普通内存都不安装SPD以节约成本。一般来说品牌内存都有SPD设置,借助SiSoft Sandra2001工具软件来查看SPD芯片中的信息。没有SPD芯片的内存往往是系统频繁出现错误甚至连启动都不稳定,而且SPD的资料是由内存模组制造厂商写入的,万一资料放错,轻则速度变慢, 必须降频,重则可能造成系统不稳定而一直死机。 第四章 了解内存 13、ECC(Error Checking and Correcting)校验 是在原来的数据位上外加位来实现的。如8位数据,则需1位用于Parity检验,5位用于ECC,这额外的5位是用来重建错误的数据的。当数据的位数增加一倍,Parity也增加一倍,而ECC只需增加一位,当数据为64位时所用的ECC和Parity位数相同(都为8)。相对奇偶校验,ECC实际上是可以纠正绝大多数错误的。因为只有经过内存的纠错后,计算机的操作指令才可以继续执行,所以在使用ECC纠错内存时系统的性能有着明显降低。对一般的DIY来说,购买带ECC校验的没有什么太大的意义,而且价格昂贵。 第四章 了解内存 第四章 了解内存 第四章 了解内存 第四章 了解内存 第四章 了解内存 第四章 了解内存 5、CAS等待时间LC (1)CAS等待时间又称为CAS延迟时间,指CAS信号需要经过多少个周期之后才能读写数据,即,纵向地址扫描脉冲的反应时间。它是在一定频率下衡量支持不同规范内存的重要标志之一。 (2)现在的SDRAM的CL为3或2,当然在SDRAM制造的过程中,会把CL值写入其中的EEPROM(SPD)芯片中,主板的BIOS会自动监测。 (CAS Latency) (3)SPD为串行存在探测,8针,2KB,存储着内存的容量,生产厂商,工作速度和是否存在ECC校验等 6、系统时钟循环周期(TCK) 即时钟周期,其代表SDRAM所能运行的最大频率。内存时钟周期由外频决定,可简单定为TCK=1/f 如:TC100的TCK为:1/100M=10ns可计作:PC-10 7、存取时间TAC 其代表读取数据所延迟的时间,数值越大,数据输出的时间越长;一般要求在CL=3时,TAC不能大于6ns; 公式:总延迟时间=系统时钟周期*CL+存取时间。 例:PC100存取时间为6ns,我们设定CL=2,则总延迟时间为: 10ns*2+6ns=26ns 9、奇偶校验、非奇偶校验 1、这是一种检查数据是否正确的方法(在写入或读出时对比检查,一般以一

文档评论(0)

***** + 关注
实名认证
内容提供者

我是自由职业者,从事文档的创作工作。

1亿VIP精品文档

相关文档