实验五总线基本实验.pptVIP

实验五 总线基本实验 实验步骤 连接实验线路（P78图） SW-B高，CS高，R0-B高，LED-B高 LDAR低，LDR0低，W/R高 SW-B低，INPUT置数，LDR0上升沿 SW-B低，INPUT置数，LDAR上升沿 SW-B高， R0-B低 W/R(RAM)低，CS低 CS高，R0-B高 W/R(RAM)高， CS低， LED-B低， W/R(LED)上升沿 R0 — 主存 主存 — LED input — R0 input — AR 实验五 总线基本实验 总线是计算机各部件进行数据传输的公共通路，是一组导线和相关的控制、驱动电路的集合 计算机各个部件都挂接在总线上 同一时刻只能有一个部件占用总线发送信息，但可以有多个部件通过总线接收信息 实验五 总线基本实验 按总线传送信息的类型划分 数据总线（Data Bus） 传输数据信息，双向三态 其宽度决定了其数据传输能力 例如，ISA总线为8/16位，PCI总线为32/64位 地址总线（Address Bus） 传输地址信息，单向三态 其宽度决定了微机系统的寻址能力 例如，ISA为24位，可寻址16MB；PCI为32/64位，可寻址4GB/224TB 控制总线（Control Bus） 传输控制信号、时序信号和状态信号 特点各异：三态、入/出/双向等特性均不相同 实验五 总线基本实验 按总线的层次结构分类 CPU总线/前端总线（FSB） 直接由CPU引脚引出的总线，例如，P4 CPU与北桥之间的总线 局部总线（出现在80386以后的微机系统中） CPU总线与系统总线之间 一侧通过北桥与CPU总线连接，另一侧通过南桥与系统总线连接，例如PCI总线 系统总线 与总线扩展槽连接的总线，如ISA和EISA总线 外部总线 主机与外设之间的总线，如USB和IEEE1394 AGP，专用视频接口，专用于显卡与内存之间的数据传输 SCSI，小型计算机系统接口，可连接15台外设 IDE/EIDE，外部存储设备接口，每个接口可连接2台设备 实验五 总线基本实验 按总线数据传送的格式分类 并行总线 有多根数据线，可并行传输多个二进制位，通常为一个或多个字节，其位数称为该总线的数据通路宽度 串行总线 只有一根数据线，只能逐位传输数据，例如USB总线 实验五 总线基本实验 按总线时序控制方式分类 同步总线 数据传输按照严格的时钟周期，一般设置同步定时信号，如时钟同步、读写信号等 同步总线控制比较简单，但时间利用率不高，应用于各部件间数据传输时间差异较小的场合 异步总线 数据传输没有固定的时钟周期定时，采用应答方式运作，操作时间根据不同的指令而不同 异步总线应用于各部件间数据传输时间差异较大的场合，时间利用率较高，但控制相对复杂 实验五 总线基本实验 按总线传输方向分类 单向总线 数据信息只能是从一个部件流向其他部件 双向总线 数据信息可以有选择地接收其他部件/设备的信息，也可以将信息发送到其他设备 通常靠数据三态门的高低电平来控制，通过总线读写数据 实验五 总线基本实验 总线的主要性能指标 总线带宽（B/s，MB/s ） 即标准传输率，指总线上每秒传输的最大字节数 总线位宽（bit） 指一次总线操作中通过总线传送的数据位数，常用8/16/32/64等 工作频率（Hz，MHz） 总线工作的频率越高,带宽越宽 总线带宽=（总线位宽/8）?工作频率 实验五 总线基本实验 系统各部件与总线的连接方式 单总线连接方式 双总线连接方式 多总线连接方式 实验五 总线基本实验 单总线连接方式 CPU、主存和I/O设备同挂接在一条总线上 结构简单，易于扩展 高速的存储器与低速的I/O接口竞争总线，影响存储器的读写速度，数据传输效率受限制 实验五 总线基本实验 双总线连接方式 在单总线结构基础上，增加一条CPU和主存之间的高速存储总线，减轻系统总线的负担 内存和外设之间仍然通过系统总线实现DMA操作，无须经过CPU 实验五 总线基本实验 三总线连接方式 在双总线结构基础上，增加I/O处理器 统一管理多个I/O接口，大大提高传输效率 实验五 总线基本实验 现代微型计算机的多总线结构 北桥 CPU 磁盘控制器 南桥 PCI接口卡 主存储器 PCI总线 声卡 MODEM卡 ISA接口卡 AGP总线 存储器总线 AGP显卡 ISA总线 前端总线 网络卡 USB卡 键盘、鼠标、串并行口 实验五 总线基本实验 总线通信方式 同步通信 采用时钟周期作为同步定时信号，收、发双方严格地按统一的基准时钟信号执行相应的动作 由于时间利用率比较低，不适合于在同一系统中既有高速部件又有低速部件的环境 适用于各部件存取速度差异比较小的情况，其同步时钟由存取速度最慢的部件来决定 PCI总线属于同步方式总线 实验五 总线基本实验 同步通信方式时序