计算机组成原理多路选择器实验报告.docVIP

计算机组成原理实验三 多路选择器实验．．．．．．．．．．．．．．． 姓名：陈衍席25 网工1202 实验环境】 1. Windows 2000 或 Windows XP 2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台，排线若干。 【实验目的】 本次实验要求掌握各种多路选择器的设计与实现。 【实验要求】 可以利用原理图设计并实现1位、8位和32位2选1多路选择器、32位4选1、32位32选1多路选择器。其中32位4选1和32位32选1多路选择器，可以借用系统自带的元件库LPM_MUX元件。 【实验原理】 多路选择器（Multiplexer）又称数据选择器或多路开关，是一种多个输入、一个输出的器件。其功能是在选择控制码（地址）电位的控制下从几路数据输入中选择一路并将其送到一个公共输出端，也就是经过多路选择把多个通道的数据传输到唯一的公共数据通道上。因此，实现数据选择功能的逻辑电路称为多路选择器。如图所示，为4选1多路选择器示意图： 多路选择器的功能类似于一个多掷开关。如果它有两路数据A0和A1，则选择控制信号S，从两路数据中选中某一路数据送至输出端Y。此时，其功能相当于多个输入的单刀多掷开关。 2选1多路选择器真值表如下所示； 由上表可以推出2选1多路选择器输入、输出逻辑关系式为： 【实验步骤】 3.1 1位2选1多路选择器的设计 由逻辑关系式可知，当S为0时，Y的值由A0确定；当S为1时，Y的值由A1确定，由此可以创建1位2选1多路选择器的原理图。 （1）创建如图所示1位2选1多路选择器的原理图文件： （2）文件编译 （3）功能仿真 仿真及结果分析： 在65s--80ns之间，A0=0，A1=1，当S=1时，Y=1；S=0时，Y 生成原理图元器件 如图，点击【File】--【Create/Update】--【Create Symbol Files for Current File】，完成元件封装。 1位2选1多路选择器mux2x1的封装图为： 3.2 8位2选1多路选择器的设计 8位2选1多路选择器包括，输入信号：两个8位数据源A0和A1；选择信号：1位S；输出信号：8位Y。它可以由8个1位2选1多路选择器经过级联后得到。这8个1位2选1多路选择器的每个A0分别为A0[0]-A0[7]，A1分别为A1[0]-A1[7]，Y分别为Y[0]-Y[7],选择信号都为S。（注意：要一一对应，如第1个1位2选1多路选择器的A0为A0[0]，则A1应为A1[0]，Y应为Y[0]） （1）创建如图所示8位2选1多路选择器的原理图： 保存该文件为mux2x8.bdf。将该文件设置为顶层文件以方便以后的编译和仿真。 点击【Project】--【Set as Top-Level Entity】，设置完毕。 文件编译 （3）功能仿真 仿真时需注意导入该波形文件。每次重新设置顶层文件后，仿真时都应注意导入该顶层文件对应波形仿真文件。如图所示： 仿真结果及结果分析： 50--70s时，S为高电平时，Y=A1=FD;S为低电平时，Y=A0=BC。 （4）生成原理图元器件 点击【File】--【Create/Update】--【Create Symbol Files for Current File】，完成元件封装。 8位2选1多路选择器mux2x8的封装图为： 3.3 32位2选1多路选择器的设计 32位2选1多路选择器包括，输入信号：2个32位数据源A0和A1；选择信号：1位S；输出信号：32位Y。它可以由4个8位2选1多路选择器经过级联后得到。这4个8位2选1多路选择器的每个A0分别为A0[0]-A0[31]，A1分别为A1[0]-A1[31]，Y分别为Y[0]-Y[31],选择信号都为S。（注意：要一一对应，如第1个1位2选1多路选择器的A0为A0[0]，则A1应为A1[0]，Y应为Y[0]） （1）创建如图所示32位2选1多路选择器的原理图： 保存该文件为mux2x32.bdf。将该文件设置为顶层文件以方便以后的编译和仿真。 点击【Project】--【Set as Top-Level Entity】，设置完毕。 文件编译 （3）功能仿真 仿真时需注意导入对应波形仿真文件。 仿真结果及结果分析： 10--20ns时，S为高电平时，Y=A1=98C8C7C5