第2章_28086工作模式、基本时序试题.ppt

2.3.5 8086微处理器最大/最小模式配置 8086CPU有两种工作模式： 一种称为最小工作模式，此时MN/MX信号接+5V。在这种模式下，系统中只允许有一块CPU，所有指令都由该CPU执行，从而构成一个单处理机系统，所有控制信号由CPU引脚产生； 另一种称为最大工作模式，此时MN/MX信号接地（GND）。在这种模式下，系统中可有多个处理机或协处理机，构成多处理机结构，这时CPU将利用专用的接口芯片来产生控制信号。 * 1、最小工作模式下的系统配置 =1 接+5V MN/MX VCC 8086 CPU 74LS 373 G D D 74LS 245 DT/R G A B RAM I/O I/O 设备 CB BHE/S7 DEN DT/R RD WR IO A16~A19 ALE AD0~AD15 MN/MX CLK READY RESET M/ 8284A RES AB DB * 11 10 18 17 16 15 14 13 12 1 2 3 4 5 6 7 8 9 8284A AEN1 AEN2 ASYNC RDY2 RDY1 CSYNC RES X2 X1 EFI E/C READY PCLK RESET OSC CLK VCC GND （1）时钟发生电路 8086系统中使用的时钟电路主要由一片8284A时钟发生器提供。8284A向CPU主要提供三个信号，第一个是系统工作的主时钟信号CLK，用于驱动CPU工作；第二个是复位信号RESET，向CPU提供复位；第三个是就绪控制信号READY，当外部器件准备好后向CPU发出就绪信号。 * （2）地址锁存电路 8086为了实现AD0-15引脚的复用功能，须使用地址锁存电路。 锁存电路的功能是在8086总线操作周期的后几个时钟（T2～T4），保持待访问的内存或I/O接口上的地址信息。 在8086中常用的地址锁存器为74LS373/273、Intel8282/8283等。 4Q 2D 2Q 4D 3Q 3D 5D 373 6D 8D 7D 5Q 8Q 6Q 7Q OE G 1D 1Q * （3）数据收发电路 用于对数据信息进行缓冲驱动，并控制数据的发送和接收方向。在CPU的DT/R信号的控制下，数据收发电路能够进行双向的数据缓冲。 8086系统中常用的数据收发芯片有74LS245、Intel8286/8287等。 1G 2G A2 A4 A3 A5 A6 A8 A7 A1 B2 B4 B3 B5 B6 B8 B7 B1 DT/R G 245 * 2、最大工作模式下的系统配置 8086 CPU 74LS373 G D D 74LS245 DT/R G A B RAM I/O I/O 设备 CB BHE/S7 S0 S1 S2 A16~A19 AD0~AD15 MN/MX CLK READY RESET 8284A RES VCC GND MWTC INTA MRDC IORC IOWC DT/R DEN ALE CLK S0 S1 S2 8288 AB DB MN/MX =0 接GND，控制总线由8288总线控制器产生。 * （1）不同状态下8288对应的输出命令信号 0 0 0 中断响应 0 0 1 读I/O 0 1 0 写I/O 0 1 1 暂停 1 0 0 取指 1 0 1 读存储器 1 1 0 写存储器 1 1 1 无效 S2 S1 S0 INTA MRDC IORC AIOWC IOWC MRDC MWTC AMWC * 用于输出中断响应 读I/O信号 写I/O信号 I/O写超前控制信号 读存储器信号 写存储器信号 存储器写超前控制信号 INTA MRDC IORC AIOWC IOWC MWTC AMWC 8288各输出命令信号的功能 MCE/PDEN INTA 状态 设码器 命令 信号 发生器 控制 逻辑 控制 信号 发生器 AMWC MRDC MWTC IORC AIOWC DT/R DEN ALE S2 S0 S1 CLK IOB CEN AEN IOWC MCE/PDEN INTA 状态 译码器 命令 信号 发生器 控制 逻辑 控制 信号