- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
UART串口通信实验报告
实验四 UART串口通信学院:研究生院 学号:1400030034 姓名:张秋明实验目的及要求设计一个UART串口通信协议,实现“串--并”转换功能的电路,也就是“通用异步收发器”。实验原理UART是一种通用串行/view/712987.htm数据总线,用于/view/833313.htm异步通信。该总线双向通信,可以实现/view/230260.htm全双工传输和接收。在嵌入式设计中,UART用来主机与辅助设备通信,如汽车音响与外接AP之间的通信,与PC机通信包括与监控调试器和其它器件,如/view/93707.htmEEPROM通信。UART作为异步串口通信协议的一种,工作原理是将传输数据的每个字符一位接一位地传输。其中各位的意义如下:起始位:先发出一个逻辑”0”的信号,表示传输字符的开始。资料位:紧接着起始位之后。资料位的个数可以是4、5、6、7、8等,构成一个字符。通常采用ASCII码。从最低位开始传送,靠时钟定位。/view/492663.htm奇偶校验位:资料位加上这一位后,使得“1”的位数应为偶数(偶校验)或奇数(/view/93325.htm奇校验),以此来校验资料传送的正确性。停止位:它是一个字符数据的结束标志。可以是1位、1.5位、2位的高电平。 由于数据是在传输线上定时的,并且每一个设备有其自己的时钟,很可能在通信中两台/view/497412.htm设备间出现了小小的不同步。因此停止位不仅仅是表示传输的结束,并且提供计算机校正/view/198969.htm时钟同步的机会。适用于停止位的位数越多,不同时钟同步的容忍程度越大,但是数据传输率同时也越慢。?空闲位:处于逻辑“1”状态,表示当前线路上没有资料传送。/view/543280.htm波特率:是衡量资料传送速率的指标。表示每秒钟传送的符号数(symbol)。一个符号代表的信息量(比特数)与符号的阶数有关。例如资料传送速率为120字符/秒,传输使用256阶符号,每个符号代表8bit,则波特率就是120baud,比特率是120*8=960bit/s。这两者的概念很容易搞错。实现程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity uart is port(clk : in std_logic; --系统时钟 rst_n: in std_logic; --复位信号 rs232_rx: in std_logic; --RS232接收数据信号; rs232_tx: out std_logic --RS232发送数据信号;);end uart;architecture behav of uart iscomponent uart_rx port(clk : in std_logic; --系统时钟 rst_n: in std_logic;--复位信号 rs232_rx: in std_logic;--RS232接收数据信号 clk_bps: in std_logic;--此时clk_bps的高电平为接收数据的采样点 bps_start:out std_logic; --接收到数据后,波特率时钟启动置位 rx_data: out std_logic_vector(7 downto 0); --接收数据寄存器,保存直至下一个数据来到 rx_int: out std_logic --接收数据中断信号,接收数据期间时钟为高电平,传送给串口发送);end component;component speed_select port(clk : in std_logic; --系统时钟rst_n: in std_logic;--复位信号clk_bps: out std_logic; --此时clk_bps的高电平为接收或者发送数据位的中间采样点bps_start:in std_logic --接收数据后,波特率时钟启动信号置位);end component;component uart_tx port(clk : in std_logic; --系统时钟 rst_n: in std_logic; --复位信号 rs232_tx: out std_logic;--RS232接收数据信号 clk_bps: in std_logic; --此时clk_b
您可能关注的文档
- SAP供应商客户自动付款与自动收款配置与业务操作Guide2015-10-10.docx
- SCIENCECITATIONINDEXEXPANDED-JOURNALLIST科学引文索引期刊列表3000-6000.docx
- SEM中级考点3-网络营销效果核心指标.docx
- Servlet30新特性.doc
- SGBZ-0619半硬质阻燃型塑料管暗敷设技术交底.doc
- SharePoint 2013 的 Microsoft Azure 体系结构.docx
- SAP1054新产品导入管理方针.doc
- SOA—企业协同办公的新境界.doc
- Socket异步通信多个客户端.docx
- RTSP报文交互过程.docx
文档评论(0)