计算机基础课件计算机基础课件第7章(输入输出)讲述.ppt

CPU对外设的访问实际上是CPU对I/O接口电路中的相应端口（寄存器）进行访问。两种编址方式： 独立编址：相对存储器而言，将存储器地址空间和I/O接口寄存器地址空间分开设置，互不影响。Intel系列。 独立编址方式的特点： 统一编址方式的特点： 统一编址：完全相同。 独立编址：方法相同，通常I/O端口地址比存储器单元地址短，因此参与译码的地址线较少。 8位端口（静态地址）：地址线A7～A0（8根线，其余忽略），00H～FFH，可直接在IN/OUT指令中出现。 16位端口（动态地址）：地址线A15～A0（16根线，其余忽略），0000H～FFFFH，端口地址必须先放在DX寄存器中，才能使用IN/OUT指令。 74LS373锁存器 74LS244缓冲器 74LS245收发器 74LS373真值表 课后作业 7.6，7.9 * * 第七章 输入/ 输出技术 三峡大学 陈慈发 0717－6394358chcf0415@126.com 1 2 3 4 I/O接口概述 简单I/O接口芯片 基本输入/输出方法 可编程DMA控制器8237A I/O：计算机通过外围设备同外界交换信息的过程称为“输入/输出（Input/Output，I/O）”。 I/O接口概述 I/O接口：将CPU和外围设备连接起来实现信息交换的缓冲电路称为I/O接口（Interface）电路，简称“I/O接口”。 I/O接口的基本功能 缓冲、隔离和锁存功能 信息格式与电平转换功能 信息交换的应答联络功能 译码寻址外设功能 基本原则：输入要缓冲、输出要锁存、输入/输出要隔离 I/O接口的基本结构 地址总线（AB）、数据总线（DB）、控制总线（CB） 数据（端）口＝数据寄存器：数据信息 状态（端）口＝状态寄存器：状态信息 控制（端）口＝命令寄存器：控制信息 I/O端口的编址方式 存储器和I/O接口各自拥有独立的地址空间，相互之间不交叉不重叠，地址空间得到充分利用。 存储器和I/O接口的读写控制逻辑相互独立，且I/O接口通常需要“选通”、“应答”等控制信号，而存储器接口并不需要，因而控制逻辑可以分别设计，硬件设计比较方便。 CPU的访内指令和访外指令不同，程序设计非常清晰。 I/O端口的地址码较短(8位或16位)，译码电路比较简单，从而使IN/OUT指令的执行速度较快。 需要专用的访外指令，这些指令只能进行数据的输入输出，不能进行数据的运算，功能不如访内指令强大，程序设计的灵活性较差。 统一编址：又称存储器映像编址，将所有I/O接口电路中的寄存器作为存储单元对待，并给每一个寄存器分配相应的存储器地址。这样，CPU访问外设就象访问存储器一样，所不同的仅是地址而已。MCS－51系列，680X0系列，ARM系列等。 访问存储器的指令也可用于外设的输入/输出操作，因而对I/O端口寄存器的数据处理能力强。 I/O接口和存储器共用译码电路和读写控制逻辑，电路非常简洁。 CPU无需产生访内操作和访外操作的控制信号。 I/O端口的地址空间可大可小，比较灵活，从而使外设的数量几乎可以不受限制。 不能充分利用地址空间，地址空间的分配可能潜藏隐患，影响存储器空间的容量； CPU与I/O端口交换数据的指令执行时间较长。 独立编址方式可以转换为统一编址方式 统一编址方式不一定能转换为独立编址方式 I/O端口的地址译码 与存储器单元的地址译码方法相同。 IN AL，20H ；20H是8位端口地址，可直接在指令中作为操作数使用 MOV DX，13F8H OUT DX，AL ；13F8H是16位端口地址，应先将其装入DX，才能被寻址 简单I/O接口芯片 74LS373锁存器 输入门控G 输出允许 输入D 输出Q H L L L H L H H L L D0（保持不变） Q0（原状态） L H D0（保持不变） Z（高阻态） H H X Z（高阻态） 当G＝H、OE＝L时，xD?xQ； 当输入门控G从高电平跳变到低电平且OE＝L时，xQ?，即D被锁定； 当OE＝H时，xQ|； 当G＝H时，?xD。 当G＝L时，|xD 74LS373可被用于锁存地址信息、数据信息和状态信息等，更多用于锁存地址信息。 74LS244缓冲器 8个三态门，驱动、缓冲，2组 第1组：1G门控，1Ax?1Yx 第2组：2G门控，2Ax?2Yx 74LS244缓冲器主要用于三态输出的地址总线、数据总线或时钟驱动器。 74LS245收发器 双向，各8个三态门 G是门控 DIR是方向控制，DIR=H时，A?B； DIR=L时，B?A 74LS245常用于数据的双向传送、缓冲和驱动。 基本输入/输出方法 CPU MEM I/O