基于VHDL的数字频计率计.doc

《电子技术课程设计》任务书 1．课程设计的内容和要求（包括原始数据、技术要求、工作要求等）： 题目 基于VHDL的数字频率计的设计 数字频率计功能 该数字频率计的测量范围为1~9999kHz，并能用4位十进制数字显示测量结果。 设计要求 详细说明设计方案； 用VHDL编写设计程序； 给出系统仿真结果； 进行硬件验证。 参考文献 潘 松等.EDA技术实用教程. 卢 毅,赖杰.VHDL与数字电路设计. 徐志军,徐光辉.CPLD/FPGA的开发与应用. 林明权.VHDL数字控制系统设计范例  2．对课程设计成果的要求〔包括图表（或实物）等硬件要求〕： 设计电路，安装调试或仿真，分析实验结果，并写出设计说明书,语言流畅简洁，文字不得少于3500字。 3．主要参考文献： 要求按国标GB 7714—87《文后参考文献著录规则》书写。 4．课程设计工作进度计划： 序号 起 迄 日 期 工 作 内 容 1 2011.1.3—1.5 查阅文献，收集资料。 2 2011.1.6—1.9 确定系统设计方案，用VHDL编写设计程序。 3 2011.1.10—1.12 系统仿真和调试，分析实验结果。 4 2011.1.13—1.15 撰写设计说明书。 主指导教师 日期： 2011年 1 月 3 日 基于VHDL的数字频率计 摘要：本设计分为5个模块：顶层文件程序，十进制计数器模块，4位锁存器模块，控制模块，译码显示模块。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。 目 录 0.前言 1 1.系统设计 1 1.1设计要求 1 1.1.1设计目的 1 1.1.2设计内容及要求 1 1.2总体设计方案 1 1.2.1设计原理 1 1.2.2设计框图 2 1.2.3设计模块说明 2 2.程序设计 3 2.1 顶层文件 3 2.2 十进制计数模块 3 2.3 4位锁存器模块 3 2.4 控制模块 3 2.5 译码显示模块 4 3.系统仿真 4 4.结论 5 5.心得体会 5 参考文献 6 附录 各模块源程序 7   0.前言 随着时代科技的迅猛发展，微电子学和计算机等现代电子技术的成就给传统的电子测量与仪器带来了巨大的冲击和革命性的影响。常规的测试仪器仪表和控制装置被更先进的智能仪器所取代，使得传统的电子测量仪器在远离、功能、精度及自动化水平定方面发生了巨大变化，并相应的出现了各种各样的智能仪器控制系统，使得科学实验和应用工程的自动化程度得以显著提高。 数字频率计在电子技术中扮演着一个重要的角色，因此数字频率计是一种最基本的测量仪器，它被广泛应用于航天、电子、测控等领域，许多测量方案和测量结果都与频率有着十分密切的关系，因此频率的测量在电子产品的研究与生产中显得尤为重要。 1.系统设计 1.1 设计要求 1.1.1设计目的 （1）掌握数字频率计的原理、功能、设计与调试方法； （2）熟悉Quartus II的使用方法，学习用VHDL语言编写程序。 1.1.2设计内容及要求 （1）设计数字频率计的测量范围为1~9999kHz，并能用4位十进制数字显示测量结果； （2）详细说明设计方案； （3）用VHDL编写设计程序； （4）给出系统仿真结果； （5）进行硬件验证。 1.2 总体设计方案 1.2.1设计原理 频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，即闸门时间为1 s。闸门时间越长，得到的频率值就越准确，但闸门时间越长，则每测一次频率的间隔就越长。闸门时间越短，测得的频率值刷新就越快，但测得的频率精度就受影响。一般取1 s作为闸门时间。 设计框图 说明：当系统正常工作时，脉冲发生器提供的1 Hz的输入信号，经过测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。（3）计数器。由于需要使用LED显示频率，所以采用的是十进制可清零、具有使能功能的计数器模块。 （4）锁存模块。接受4个计数器传输的信号进行锁存。使显示的数据稳定，不会由于