[ch]VerilogHDL语法与要素.pptVIP

Verilog HDL 语法与要素 tri0 三态0。 tri1 三态1。 这两类线网可以用于线逻辑的建模，即线网有多于一个驱动源。tri0（tri1）线网的特征是，若无驱动源驱动，它的值为0（tri0）或1（tri1）。例如： tri0 [－3:3] GndBus; ? tri1 [ 0 :－5] OtBus, ItBus; （5）tri0和tri1线网 tri0和tri1真值表 1 x 1 x 1 0(1) x 1 0 z x x x x x 0 x x 0 0 z x 1 0 tri0(或tri1) 在有多个驱动源情况下, tri0和tri1的有效值有下列表得到 supply0用于对“地”建模，即低电平0。 supply1用于对电源建模，即高电平1。 例如： supply0 Gnd, ClkGnd; ? supply1 [2:0] Vcc; （6）supply0和supply1线网 在Verilog HDL中，可以不必声明某种线网的类型。在这样的情况下，缺省线网类型为1位连线（wire）。wire是Verilog HDL内置的默认线网类型，可以使用编译器指令`default_nettype改变这一默认线网类型。使用方法如下： `default_nettype net_kind 这里的net_kind就成为系统默认的线网类型，例如： `default