多路选择器设计实验8位硬件乘法器设计实验.docxVIP

《EDA技术实用教程》实验报告学 院 通信工程 班 级 号姓 名 杨海清 指导教师 居建林 2016年 10 月 24 日实验一 : 多路选择器设计实验 8位硬件乘法器设计实验 (实验4-1) 1.实验目的进一步熟悉Quartus II的VHDL文本设计流程，组合电路的设计仿真和硬件测试。2.实验任务根据3.1节的流程，利用Quartus II完成4选1多路选择器的文本代码编辑输入和仿真测试等步骤，给出仿真波形。在实验系统上硬件测试，验证此设计的功能。对于引脚锁定以及硬件下载测试，a,b,c和d分别接来自不同的时钟或键；输出信号接蜂鸣器。最后进行编译，下载和硬件测试实验。实验内容代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MUX41A ISPORT (a,b,c,d,s0,s1 : IN STD_LOGIC; y : OUT STD_LOGIC);END ENTITY MUX41A;ARCHITECTURE BHV OF MUX41A isSIGNAL S : STD_LOGIC_VECTOR(1 DOWNTO 0);BEGINS=s1 s0;PROCESS(s1,s0) BEGIN CASE (S) IS WHEN 00=y=a; WHEN 01=y=b; WHEN 10